参数资料
| 型号： | SOUNDBITE |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 47/68页 |
| 文件大小： | 0K |
| 描述： | BOARD DEMO AUDIO DEVELOPMENT |
| 标准包装： | 1 |
| 系列： | Symphony™ soundBite |
| 主要目的： | 音频，音频处理 |
| 已用 IC / 零件： | DSPB56371 |
| 主要属性： | 最高 8 通道数字音频 |
| 次要属性： | USB、I2C、SPI 接口 |
| 已供物品： | 板，缆线，CD |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页当前第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页
Serial Host Interface (SHI) I 2 C Protocol Timing
Table 21. SHI I 2 C Protocol Timing (continued)
Standard I 2 C*
No.
Characteristics 1
Symbol/
Expression
Standard
Min Max
Fast-Mode
Min Max
Unit
52
53
54
55
56
57
Data set-up time
Data hold time
DSP clock frequency
SCL low to data out valid
Stop condition setup time
HREQ in deassertion to last SCL edge (HREQ in
T SU;DAT
T HD;DAT
F OSC
T VD;DAT
T SU;STO
t SU;RQI
250
0.0
10.6
—
4.0
0.0
—
—
—
3.4
—
—
100
0.0
28.5
—
0.6
0.0
—
0.9
—
0.9
—
—
ns
μ s
MHz
μ s
μ s
ns
set-up time)
58
First SCL sampling edge to HREQ output
deassertion
T NG;RQO
4 × T C + 30
—
52
—
52
ns
59
Last SCL edge to HREQ output not deasserted
T AS;RQO
2 × T C + 30
52
—
52
—
ns
60
HREQ in assertion to first SCL edge
T AS;RQI
0.5 × T I 2 CCP
-0.5 × T C - 21
4327
—
927
—
ns
61
First SCL edge to HREQ in not asserted
t HO;RQI
0.0
—
0.0
—
ns
(HREQ in hold time.)
Note:
1.
2.
3.
4.
5.
VCORE_VDD = 1.2 5 ± 0.05 V; T J = –40°C to 115°C for 150 MHz; T J = 0°C to 100°C for 181 MHz; CL = 50 pF
Pull-up resistor: R P (min) = 1.5 kOhm
Capacitive load: C b (max) = 50 pF
All times assume noise free inputs
All times assume internal clock frequency of 180MHz
The programmed serial clock cycle, T I CCP , is specified by the value of the HDM[7:0] and HRS bits of the
The expression for T I CCP is
13.1 Programming the Serial Clock
2
HCKR (SHI clock control register).
2
T I 2 CCP = [T C × 2 × (HDM[7:0] + 1) × (7 × (1 – HRS) + 1)]
Eqn. 1
where
— HRS is the pre-scaler rate select bit. When HRS is cleared, the fixed
divide-by-eight pre-scaler is operational. When HRS is set, the pre-scaler is bypassed.
— HDM[7:0] are the divider modulus select bits. A divide ratio from 1 to 256 (HDM[7:0] = $00
to $FF) may be selected.
DSP56371 Data Sheet, Rev. 4.1
Freescale Semiconductor
47
相关PDF资料 |
PDF描述 |
|---|---|
| SP339EER1-0A-EB | BOARD EVALUATION FOR SP339E |
| SP720ABG | TVS ARRAY ESD 14 INPUT 16-SOIC |
| SP720ABT | TVS ARRAY ESD 14 INPUT 16-SOIC |
| SP721ABG | TVS ARRAY ESD 6 INPUT 8-SOIC |
| SP721ABT | TVS ARRAY ESD 6 INPUT 8-SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SOURCE INSPECTION | 制造商:Vishay Dale 功能描述:FACTORY INSPECTION |
| SOURCE INSPECTION CHARGE | 制造商:Leach International Corporation 功能描述:SUB MINIATURE - Virtual or Non-Physical Inventory (Software & Literature) |
| SOURCEINSPECTION/SG1549Y-12824 | 制造商:Microsemi Corporation 功能描述:CURRENT SENSE LATCH - Bulk |
| SOVEREIGN 10-300 | 制造商:Fane International 功能描述:Sovereign Series 10" Professional Audio Woofer - 300W RMS |
| SOVEREIGN 12-200 | 制造商:Fane International 功能描述:Sovereign Series 12 Inch Prosound Woofer 200W |
发布紧急采购，3分钟左右您将得到回复。