参数资料
型号: TMS320C6747BZKB4
厂商: TEXAS INSTRUMENTS INC
元件分类: 数字信号处理
英文描述: OTHER DSP, PBGA256
封装: PLASTIC, BGA-256
文件页数: 111/219页
文件大小: 1557K
代理商: TMS320C6747BZKB4
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页当前第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页
ADV
ANCEINFORMA
TION
www.ti.com
SPRS377D – SEPTEMBER 2008 – REVISED AUGUST 2010
Table 6-110. DSP Debug Features
Category
Hardware Feature
Availability
Software breakpoint
Unlimited
Up to 10 HWBPs, including:
4 precise(1) HWBPs inside DSP core and one of them is
Basic Debug
associated with a counter.
Hardware breakpoint
2 imprecise(1) HWBPs from AET.
4 imprecise(1) HWBPs from AET which are shared for
watch point.
Up to 4 watch points, which are shared with HWBPs,
Watch point
and can also be used as 2 watch points with data (32
bits)
Watch point with Data
Up to 2, Which can also be used as 4 watch points.
Analysis
Counters/timers
1x64-bits (cycle only) + 2x32-bits (watermark counters)
External Event Trigger In
1
External Event Trigger Out
1
(1)
Precise hardware breakpoints will halt the processor immediately prior to the execution of the selected instruction. Imprecise breakpoints
will halt the processor some number of cycles after the selected instruction depending on device conditions.
6.31.1 JTAG Port Description
The device target debug interface uses the five standard IEEE 1149.1(JTAG) signals (TRST, TCK, TMS,
TDI, and TDO) .
TRST holds the debug and boundary scan logic in reset (normal DSP operation) when pulled low (its
default state). Since TRST has an internal pull-down resistor, this ensures that at power up the device
functions in its normal (non-test) operation mode if TRST is not connected. Otherwise, TRST should be
driven inactive by the emulator or boundary scan controller. Boundary scan test cannot be performed
while the TRST pin is pulled low.
Table 6-111. JTAG Port Description
PIN
TYPE
NAME
DESCRIPTION
When asserted (active low) causes all test and debug logic in the device
TRST
I
Test Logic Reset
to be reset along with the IEEE 1149.1 interface
This is the test clock used to drive an IEEE 1149.1 TAP state machine
TCK
I
Test Clock
and logic.
TMS
I
Test Mode Select
Directs the next state of the IEEE 1149.1 test access port state machine
TDI
I
Test Data Input
Scan data input to the device
TDO
O
Test Data Output
Scan data output of the device
EMU0
I/O
Emulation 0
Channel 0 trigger + HSRTDX
6.31.2 Scan Chain Configuration Parameters
Table 6-112 shows the TAP configuration details required to configure the router/emulator for this device.
Table 6-112. JTAG Port Description
Router Port ID
Default TAP
TAP Name
Tap IR Length
17
No
C674x
38
The router is ICEpick revision C and has a 6-bit IR length.
6.31.3 JTAG 1149.1 Boundary Scan Considerations
To use boundary scan, the following sequence should be followed:
Execute a valid reset sequence and exit reset
Copyright 2008–2010, Texas Instruments Incorporated
Peripheral Information and Electrical Specifications
199
Product Folder Link(s): TMS320C6745/6747
相关PDF资料
PDF描述
TMS320LF2407APGEA 16-BIT, 20 MHz, OTHER DSP, PQFP144
TMS426409AP-60DJ 4M X 4 EDO DRAM, 60 ns, PDSO24
TMS426809AP-70DGC 2M X 8 EDO DRAM, 70 ns, PDSO28
TMS44400DJ-80 1M X 4 FAST PAGE DRAM, 80 ns, PDSO20
TMS470R1B768PGEQR 32-BIT, FLASH, 60 MHz, RISC MICROCONTROLLER, PQFP144
相关代理商/技术参数
参数描述
TMS320C6747BZKBA3 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed/Floating-Point Digital Signal Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
TMS320C6747BZKBD4 功能描述:数字信号处理器和控制器 - DSP, DSC Floating-Pt Dig Sig Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
TMS320C6747BZKBT3 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed/Floating-Point Digital Signal Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
TMS320C6747CZKB3 功能描述:数字信号处理器和控制器 - DSP, DSC Fix/Floating-Pt DSP RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
TMS320C6747CZKB4 功能描述:数字信号处理器和控制器 - DSP, DSC Fix/Floating-Pt DSP RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT