- 您现在的位置：买卖IC网 > PDF目录68559 > W948D2FBJX5I (WINBOND ELECTRONICS CORP) 4M X 32 DDR DRAM, 5 ns, PBGA90 PDF资料下载
参数资料
| 型号： | W948D2FBJX5I |
| 厂商： | WINBOND ELECTRONICS CORP |
| 元件分类： | DRAM |
| 英文描述： | 4M X 32 DDR DRAM, 5 ns, PBGA90 |
| 封装： | 8 X 13 MM, 0.80 MM PITCH, HALOGEN FREE AND LEAD FREE, VFBGA-90 |
| 文件页数： | 47/60页 |
| 文件大小： | 1147K |
| 代理商： | W948D2FBJX5I |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页当前第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
W948D6FB / W948D2FB
256Mb Mobile LPDDR
Publication Release Date : May, 24, 2011
- 51 -
Revision A01-003
8.5 AC Timings
[Recommended Operating Conditions: Notes 1-9]
PARAMETER
SYMBOL
- 5
- 6
- 75
UNIT
NOTES
MIN
MAX
MIN
MAX
MIN
MAX
DQ output access time
from CK/
CK
CL=3
tAC
2.0
5.0
2.0
5.0
2.0
6.0
ns
CL=2
2.0
6.5
2.0
6.5
2.0
6.5
DQS output access time from CK/
CK
CL=3
tDQSCK
2.0
5.0
2.0
5.0
2.0
6.0
ns
CL=2
2.0
6.5
2.0
6.5
2.0
6.5
Clock high-level width
tCH
0.45
0.55
0.45
0.55
0.45
0.55
tCK
Clock low-level width
tCL
0.45
0.55
0.45
0.55
0.45
0.55
tCK
Clock half period
tHP
Min
(tCL, tCH)
Min
(tCL, tCH)
Min
(tCL, tCH)
ns
10,11
Clock cycle time
CL=3
tCK
5
6
7.5
ns
12
CL=2
12
ns
12
DQ and DM input setup
time
fast
tDS
0.48
0.6
0.8
ns
13,14,15
slow
0.58
0.7
0.9
ns
13,14,16
DQ and DM input hold time
fast
tDH
0.48
0.6
0.8
ns
13,14,15
slow
0.58
0.7
0.9
ns
13,14,16
DQ and DM input pulse width
tDIPW
1.6
1.8
ns
17
Address and control input
setup time
fast
tIS
0.9
1.1
1.3
ns
15,18
slow
1.1
1.3
1.5
ns
16,18
Address and control input
hold time
fast
tIH
0.9
1.1
1.3
ns
15,18
slow
1.1
1.3
1.5
ns
16,18
Address and control input pulse width
tIPW
2.3
2.6
ns
17
DQ & DQS low-impedance time from
CK/
CK
tLZ
1.0
ns
19
DQ & DQS high-impedance
time from CK/
CK
CL=3
tHZ
5.0
6.0
ns
19
CL=2
6.5
DQS-DQ skew
tDQSQ
0.4
0.5
0.6
ns
20
DQ/DQS output hold time from DQS
tQH
tHP-tQHS
ns
11
Data hold skew factor
tQHS
0.5
0.65
0.75
ns
11
Write command to 1st DQS latching
transition
tDQSS
0.75
1.25
0.75
1.25
0.75
1.25
tCK
DQS input high-level width
tDQSH
0.4
0.6
0.4
0.6
0.4
0.6
tCK
DQS input low-level width
tDQSL
0.4
0.6
0.4
0.6
0.4
0.6
tCK
DQS falling edge to CK setup time
tDSS
0.2
tCK
DQS falling edge hold time from CK
tDSH
0.2
tCK
MODE REGISTER SET command
period
tMRD
2
tCK
相关PDF资料 |
PDF描述 |
|---|---|
| W949D6CBHX6G | 32M X 16 DDR DRAM, 5 ns, PBGA60 |
| W949D2CBJX5I | 16M X 32 DDR DRAM, 5 ns, PBGA90 |
| W949D6CBHX6E | 32M X 16 DDR DRAM, 5 ns, PBGA60 |
| W949D2CBJX6G | 16M X 32 DDR DRAM, 5 ns, PBGA90 |
| W963B6BBN80E | 512K X 16 PSEUDO STATIC RAM, 75 ns, PBGA48 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| W948D2FBJX5I TR | 制造商:Winbond Electronics Corp 功能描述:256M MDDR, X32, 200MHZ, INDUST |
| W948D2FBJX6E | 制造商:Winbond Electronics Corp 功能描述:DRAM Chip DDR SDRAM 256M-Bit 8Mx32 1.8V 90-Pin VFBGA 制造商:Winbond Electronics 功能描述:LOW POWER DRAM 制造商:Winbond Electronics Corp 功能描述:IC MEMORY |
| W948D2FBJX6ETR | 制造商:Winbond Electronics Corp 功能描述:256M MDDR, X32, 166MHZ, 65NM |
| W948D2FBJX6G | 制造商:WINBOND 制造商全称:Winbond 功能描述:256Mb Mobile LPDDR |
| W948D6FB | 制造商:WINBOND 制造商全称:Winbond 功能描述:256Mb Mobile LPDDR |
发布紧急采购，3分钟左右您将得到回复。