参数资料
型号: WBLXT9785HCC2V
厂商: CORTINA SYSTEMS INC
元件分类: 网络接口
英文描述: DATACOM, INTERFACE CIRCUIT, PQFP208
封装: ROHS COMPLIANT, PLASTIC, HQFP-208
文件页数: 168/234页
文件大小: 3982K
代理商: WBLXT9785HCC2V
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页当前第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页
LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
Datasheet
39
Document Number: 249241
Revision Number: 010
Revision Date: 30-May-2006
Table 8.
SS-SMII Specific Signal Descriptions – PQFP
Pin/Ball
Designation
Symbol
Type1
Signal Description2,3
PQFP
PBGA
35
204
A6,
C16
TxSYNC0
TxSYNC1
I, ID
SS-SMII Transmit Synchronization.
The MAC must generate a TxSYNC pulse every 10 TxCLK
cycles to mark the start of TxData segments. TxSYNC0 is
used when 1x8 port sectionalization is selected.
58
17
E4,
B12
RxSYNC0
RxSYNC1
O, TS,
ID
SS-SMII Receive Synchronization.
The LXT9785/9785E generates these pulses every 10
RxCLK cycles to mark the start of RxData segments for the
MAC. RxSYNC1 is used when 1x8 port sectionalization is
selected. RxSYNC0 may not be used. These outputs are
only enabled when SS-SMII mode is enabled.
32
201
C8,
D17
TxCLK0
TxCLK1
I, ID
SS-SMII Transmit Clock.
The MAC sources this 125 MHz clock as the timing
reference for TxData and TxSYNC. Only TxCLK0 is used
when 1x8 port sectionalization is selected. See “Clock/
requirements.
60
21
E3,
B11
RxCLK0
RxCLK1
O, TS,
ID
SS-SMII Receive Clock.
The LXT9785/9785E generates these clocks, based on
REFCLK, to provide a timing reference for RxData and
RxSYNC to the MAC. RxCLK1 is used when 1x8 port
sectionalization is selected. RxCLK0 may not be used. See
requirements. These outputs are only enabled when SS-
SMII mode is enabled.
54
45
36
27
15
7
205
197
B1,
B4,
C7,
B9,
C12,
B15,
B17,
F14
RxData0
RxData1
RxData2
RxData3
RxData4
RxData5
RxData6
RxData7
O, TS,
ID
Receive Data - Ports 0-7.
These serial output streams provide data received from
the network. The LXT9785/9785E drives the data out
synchronously to REFCLK.
1. Type Column Coding: I = Input, O = Output, OD = Open Drain output, ST = Schmitt Triggered input, TS =
Three-State-able output, SL = Slew-rate Limited output, IP = weak Internal Pull-up, ID = weak Internal pull-
Down.
2. The IP/ID resistors are disabled during H/W Power-Down mode. If a Pin is an output or an I/O, the IP/ID
resistors are also disabled when the output is enabled.
3. RxData[0:7], RxSYNC[0:1], and RxCLK[0:1] outputs are three-stated in Isolation and H/W Power-Down
modes and during H/W reset.
相关PDF资料
PDF描述
WBLXT9785HCD0 DATACOM, INTERFACE CIRCUIT, PQFP208
WBLXT9785HEC2V DATACOM, INTERFACE CIRCUIT, PQFP208
WBLXT9785HED0 DATACOM, INTERFACE CIRCUIT, PQFP208
WE128K16-150CM 128K X 16 EEPROM 5V MODULE, 150 ns, CDMA40
WE128K16-150CQA 128K X 16 EEPROM 5V MODULE, 150 ns, CDMA40
相关代理商/技术参数
参数描述
WBLXT9785HE.D0-865114 制造商:Cortina Systems Inc 功能描述:PHY 8-CH 10Mbps/100Mbps 208-Pin PQFP
WBM-DATA 制造商:Thomas & Betts 功能描述:
WBM-DISHWASH 制造商:Thomas & Betts 功能描述:
WBM-DISPOSAL 制造商:Thomas & Betts 功能描述:
WBM-DUPLEX 制造商:Thomas & Betts 功能描述: