- 您现在的位置：买卖IC网 > PDF目录68561 > WBLXT9785HCD0SE000 (CORTINA SYSTEMS INC) DATACOM, INTERFACE CIRCUIT, PQFP208 PDF资料下载
参数资料
| 型号： | WBLXT9785HCD0SE000 |
| 厂商： | CORTINA SYSTEMS INC |
| 元件分类： | 网络接口 |
| 英文描述： | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| 封装： | ROHS COMPLIANT, PLASTIC, QFP-208 |
| 文件页数： | 22/221页 |
| 文件大小： | 3113K |
| 代理商： | WBLXT9785HCD0SE000 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页当前第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页
Page 118
Cortina Systems LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
LXT9785/LXT9785E
Datasheet
249241, Revision 11.0
16 April 2007
4.3 Media Independent
Interface (MII) Interfaces
4.3.3
RMII Data Interface
The LXT9785/LXT9785E provides a separate RMII for each network port, each complying
with the RMII Specification, Revision 1.2. The RMII includes both a data interface and an
MDIO management interface. The RMII Data Interface exchanges data between the
LXT9785/LXT9785E and up to eight Media Access Controllers (MACs).
4.3.4
Serial Media Independent Interface (SMII) and Source
Synchronous- Serial Media Independent Interface (SS-SMII)
4.3.4.1
SMII Interface
The LXT9785/LXT9785E provides an independent serial interface for each network port,
complying with the Serial-MII Specification, Revision 1.2. All SMII ports use a common
reference clock and SYNC signal. The SMII Data Interface exchanges data between the
LXT9785/LXT9785E and multiple Media Access Controllers (MACs). All signals are
synchronous to the reference clock. One SYNC control stream is sourced by the MAC to
the PHY. Both the transmit and receive data streams are segmented into boundaries
delimited by the SYNC pulses. This interface is expected to drive up to 6 inches of trace
lengths.
4.3.4.2
Source Synchronous-Serial Media Independent Interface
The new revision to the SMII interface, SS-SMII, allows for a longer trace length and helps
to relieve timing constraints, requiring the addition of four new signals, TxCLK, TxSYNC,
RxCLK, and RxSYNC. The transmit TxCLK and TxSYNC are sourced from the MAC to
the PHY and referenced to the REFCLK input. The receive RxCLK and RxSYNC are
sourced by the PHY to the MAC and in reference to the REFCLK.
4.3.5
Configuration Management Interface
The LXT9785/LXT9785E provides an MDIO Management Interface and a Hardware
Control Interface (via the CFG pins) for device configuration and management. Mode
control selection is provided via the MDDIS pin as shown in Table 9, MDIO Control
Interface Signals – PQFP, on page 41. When sectionalization (2x4) is selected, separate
MDIO interfaces are enabled (see Figure 13 on page 124).
4.3.6
MII Isolate
In applications where the MII must be isolated from the bus, the RMII and the SMII/SS-
SMII configurations can be three-stated using Register 0.10. On each individual port,
Register bit 0.10 controls the isolation of the transmit and receive data signals for that
port. Register bit 0.10 on ports 0 and 4 isolate the RxCLKn/TxCLKn and SYNC signals.
When 1x8 sectionalization is selected, TxCLK0, TxSYNC0, RxCLK1, and RxSYNC1 are
used for the clocking and synchronization interface. Port 4 controls the isolation of
RxCLK0, RxCLK1, RxSYNC0, and RxSYNC1, and must be used to isolate the receive
clock and synchronization interface.
When 2x4 sectionalization is selected, TxCLK0, TxSNC0, RxCLK0, and TxCLK0 are used
for Port 0 through Port 3 and TxCLK1, TxSYNC1, RxCLK1, and RxSYNC1 are used for
Port 4 through Port 7. Port 0 must be isolated to isolate the receive clock and
synchronization interface for Port 0 through Port 3. Port 4 must be isolated to isolate
Port 4 through Port 7.
相关PDF资料 |
PDF描述 |
|---|---|
| WBLXT9785HCD0SE001 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HEC2VSE000 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HEC2VSE001 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HED0SE000 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
| WBLXT9785HED0SE001 | DATACOM, INTERFACE CIRCUIT, PQFP208 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| WBLXT9785HE.D0-865114 | 制造商:Cortina Systems Inc 功能描述:PHY 8-CH 10Mbps/100Mbps 208-Pin PQFP |
| WBM-DATA | 制造商:Thomas & Betts 功能描述: |
| WBM-DISHWASH | 制造商:Thomas & Betts 功能描述: |
| WBM-DISPOSAL | 制造商:Thomas & Betts 功能描述: |
| WBM-DUPLEX | 制造商:Thomas & Betts 功能描述: |
发布紧急采购，3分钟左右您将得到回复。