参数资料
| 型号： | XC3S50AN-4FTG256C |
| 厂商： | Xilinx Inc |
| 文件页数： | 53/123页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN-3AN 256FTBGA |
| 标准包装： | 90 |
| 系列： | Spartan®-3AN |
| LAB/CLB数： | 176 |
| 逻辑元件/单元数： | 1584 |
| RAM 位总计： | 55296 |
| 输入/输出数： | 195 |
| 门数： | 50000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 256-LBGA |
| 供应商设备封装： | 256-FTBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页
Spartan-3AN FPGA Family: DC and Switching Characteristics
DS557 (v4.1) April 1, 2011
Product Specification
35
Input Timing Adjustments
Table 26: Input Timing Adjustments by IOSTANDARD
Convert Input Time from
LVCMOS25 to the
Following Signal Standard
(IOSTANDARD)
Add the
Adjustment Below
Units
Speed Grade
-5
-4
Single-Ended Standards
LVTTL
0.62
ns
LVCMOS33
0.54
ns
LVCMOS25
0
ns
LVCMOS18
0.83
ns
LVCMOS15
0.60
ns
LVCMOS12
0.31
ns
PCI33_3
0.41
ns
PCI66_3
0.41
ns
HSTL_I
0.72
ns
HSTL_III
0.77
ns
HSTL_I_18
0.69
ns
HSTL_II_18
0.69
ns
HSTL_III_18
0.79
ns
SSTL18_I
0.71
ns
SSTL18_II
0.71
ns
SSTL2_I
0.68
ns
SSTL2_II
0.68
ns
SSTL3_I
0.78
ns
SSTL3_II
0.78
ns
Differential Standards
LVDS_25
0.76
ns
LVDS_33
0.79
ns
BLVDS_25
0.79
ns
MINI_LVDS_25
0.78
ns
MINI_LVDS_33
0.79
ns
LVPECL_25
0.78
ns
LVPECL_33
0.79
ns
RSDS_25
0.79
ns
RSDS_33
0.77
ns
TMDS_33
0.79
ns
PPDS_25
0.79
ns
PPDS_33
0.79
ns
DIFF_HSTL_I_18
0.74
ns
DIFF_HSTL_II_18
0.72
ns
DIFF_HSTL_III_18
1.05
ns
DIFF_HSTL_I
0.72
ns
DIFF_HSTL_III
1.05
ns
DIFF_SSTL18_I
0.71
ns
DIFF_SSTL18_II
0.71
ns
DIFF_SSTL2_I
0.74
ns
DIFF_SSTL2_II
0.75
ns
DIFF_SSTL3_I
1.06
ns
DIFF_SSTL3_II
1.06
ns
Notes:
1.
The numbers in this table are tested using the methodology
presented in Table 30 and are based on the operating conditions
set forth in Table 10, Table 13, and Table 15.
2.
These adjustments are used to convert input path times originally
specified for the LVCMOS25 standard to times that correspond to
other signal standards.
Table 26: Input Timing Adjustments by IOSTANDARD
Convert Input Time from
LVCMOS25 to the
Following Signal Standard
(IOSTANDARD)
Add the
Adjustment Below
Units
Speed Grade
-5
-4
相关PDF资料 |
PDF描述 |
|---|---|
| XC3S50A-5FT256C | IC SPARTAN-3A FPGA 50K 256FTBGA |
| XC3S200-4VQG100C | SPARTAN-3A FPGA 200K STD 100VQFP |
| RSM44DSAS | CONN EDGECARD 88POS R/A .156 SLD |
| RMM44DSAS | CONN EDGECARD 88POS R/A .156 SLD |
| ASM12DRES | CONN EDGECARD 24POS .156 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S50AN-4FTG256I | 功能描述:IC FPGA SPARTAN-3AN 256FTBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3AN 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XC3S50AN-4TQ144I | 功能描述:IC FPGA SPARTAN 3AN 144TQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3AN 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XC3S50AN-4TQG144C | 功能描述:IC SPARTAN-3AN FPGA 50K 144TQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3AN 标准包装:60 系列:XP LAB/CLB数:- 逻辑元件/单元数:10000 RAM 位总计:221184 输入/输出数:244 门数:- 电源电压:1.71 V ~ 3.465 V 安装类型:表面贴装 工作温度:0°C ~ 85°C 封装/外壳:388-BBGA 供应商设备封装:388-FPBGA（23x23） 其它名称:220-1241 |
| XC3S50AN-4TQG144CES | 制造商:Xilinx 功能描述: |
| XC3S50AN-4TQG144I | 功能描述:IC FPGA SPARTAN-3AN50K 144-TQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3AN 标准包装:60 系列:XP LAB/CLB数:- 逻辑元件/单元数:10000 RAM 位总计:221184 输入/输出数:244 门数:- 电源电压:1.71 V ~ 3.465 V 安装类型:表面贴装 工作温度:0°C ~ 85°C 封装/外壳:388-BBGA 供应商设备封装:388-FPBGA（23x23） 其它名称:220-1241 |
发布紧急采购，3分钟左右您将得到回复。