- 您现在的位置：买卖IC网 > PDF目录378244 > 85C30 (Advanced Micro Devices, Inc.) Enhanced Serial Communications Controller PDF资料下载
参数资料
| 型号： | 85C30 |
| 厂商： | Advanced Micro Devices, Inc. |
| 英文描述： | Enhanced Serial Communications Controller |
| 中文描述： | 增强的串行通信控制器 |
| 文件页数： | 42/68页 |
| 文件大小： | 528K |
| 代理商： | 85C30 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页当前第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页
AMD
42
Am85C30
SWITCHING CHARACTERISTICS over COMMERCIAL operating range (continued)
Read and Write Timing (see Figure 21)
1
2
3
4
5
6
7
8
9
TwPCI
TwPCh
TfPC
TrPC
TcPC
TsA(WR)
ThA(WR)
TsA(RD)
ThA(RD)
TsIA(PC)
TsIA(WR)
PCLK Low Width
PCLK High Width
PCLK Fall Time
PCLK Rise Time
PCLK Cycle Time
Address to
WR
↓
Setup Time
Address to
WR
↑
Hold Time
Address to
RD
↓
Setup Time
Address to
RD
↑
Hold Time
I
NTACK
to PCLK
↑
Setup Time
INTACK
to
WR
↓
Setup Time
(Note 1)
INTACK
to
WR
↑
Hold Time
INTACK
to
RD
↓
Setup Time
(Note 1)
INTACK
to
RD
↑
Hold Time
INTACK
to PCLK
↑
Hold Time
CE
Low to
WR
↓
Setup Time
CE
to
WR
↑
Hold Time
CE
High to
WR
↓
Setup Time
CE
Low to
RD
↓
Setup Time
(Note 1)
CE
to
RD
↑
Hold Time (Note1)
CE
High to
RD
↓
Setup Time
(Note 1)
RD
Low Width (Note 1)
RD
↓
to Read Data Active Delay
RD
↑
to Read Data Not Valid Delay
RD
↓
to Read Data Valid Delay
RD
↑
to Read Data Float Delay
(Note 2)
50
50
2000
2000
15
15
4000
40
40
2000
2000
12
12
4000
26
26
2000
2000
8
8
4000
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
122
70
0
70
0
20
145
100
50
0
50
0
20
120
61
35
0
35
0
15
70
10
11
12
13
ThIA(WR)
TsIA(RD)
0
0
0
ns
ns
145
120
70
14
15
16
17
18
19
ThIAi(RD)
ThIA(PC)
TsCEI(WR)
ThCE(WR)
TsCEh(WR)
TsCEI(RD)
0
0
0
ns
ns
ns
ns
ns
ns
40
0
0
60
0
30
0
0
50
0
15
0
0
30
0
20
21
ThCE(RD)
TsCEh(RD)
0
0
0
ns
ns
60
50
30
22
23
24
25
26
TwRDI
TdRD(DRA)
TdRDr(DR)
TdRDf(DR)
TdRD(DRz)
150
0
0
125
0
0
75
0
0
ns
ns
ns
ns
ns
140
40
120
35
70
20
Notes:
1. Parameter does not apply to Interrupt Acknowledge transactions.
2. Float delay is defined as the time at which the data bus is released from its drive state with a maximum DC load and
minimum AC load.
No.
Parameter
Symbol
Parameter
Description
10 MHz
16.384 MHz
Min
Max
Min
Max
Unit
8.192 MHz
Min
Max
相关PDF资料 |
PDF描述 |
|---|---|
| 85C72 | 1K CMOS Serial EEPROM(1K位,5.0V CMOS串行EEPROM) |
| 85C82 | 2K CMOS Serial EEPROM(2K位,5.0V CMOS串行EEPROM) |
| 85C92 | 4K CMOS Serial EEPROM(4K位,5.0V CMOS串行EEPROM) |
| 85CNQ015APBF | SCHOTTKY RECTIFIER New GenIII D-61 Package |
| 85CNQ015ASMPBF | SCHOTTKY RECTIFIER New GenIII D-61 Package |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 85C5122DVB-RDTUM | 功能描述:开发板和工具包 - 8051 RAM Indus Green RoHS:否 制造商:Silicon Labs 产品:Development Kits 工具用于评估:C8051F960, Si7005 核心: 接口类型:USB 工作电源电压: |
| 85C51SND3B1 | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Digital Audio Decoder - Encoder with USB 2.0 Interface |
| 85C51SND3B1N-7FTUL | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Digital Audio Decoder - Encoder with USB 2.0 Interface |
| 85C51SND3B1N-RTTUL | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Digital Audio Decoder - Encoder with USB 2.0 Interface |
| 85C51SND3B1N-UL | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Digital Audio Decoder - Encoder with USB 2.0 Interface |
发布紧急采购，3分钟左右您将得到回复。