- 您现在的位置：买卖IC网 > PDF目录1986 > AD9258BCPZ-125 (Analog Devices Inc)IC ADC 14BIT 125MSPS DL 64LFCSP PDF资料下载
参数资料
| 型号： | AD9258BCPZ-125 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 2/44页 |
| 文件大小： | 0K |
| 描述： | IC ADC 14BIT 125MSPS DL 64LFCSP |
| 设计资源： | High Performance, Dual Channel IF Sampling Receiver (CN0140) |
| 标准包装： | 1 |
| 位数： | 14 |
| 采样率（每秒）： | 125M |
| 数据接口： | 串行 |
| 转换器数目： | 2 |
| 功率耗散（最大）： | 788mW |
| 电压电源： | 模拟和数字 |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 64-LFCSP-VQ（9x9） |
| 包装： | 托盘 |
| 输入数目和类型： | 2 个差分，单极 |
第1页当前第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页
AD9258
Rev. A | Page 10 of 44
TIMING SPECIFICATIONS
Table 5.
Parameter
Conditions
Limit
SYNC TIMING REQUIREMENTS
tSSYNC
SYNC to rising edge of CLK+ setup time
0.30 ns typ
tHSYNC
SYNC to rising edge of CLK+ hold time
0.40 ns typ
SPI TIMING REQUIREMENTS
tDS
Setup time between the data and the rising edge of SCLK
2 ns min
tDH
Hold time between the data and the rising edge of SCLK
2 ns min
tCLK
Period of the SCLK
40 ns min
tS
Setup time between CSB and SCLK
2 ns min
tH
Hold time between CSB and SCLK
2 ns min
tHIGH
SCLK pulse width high
10 ns min
tLOW
SCLK pulse width low
10 ns min
tEN_SDIO
Time required for the SDIO pin to switch from an input to an output relative to the SCLK
falling edge
10 ns min
tDIS_SDIO
Time required for the SDIO pin to switch from an output to an input relative to the SCLK
rising edge
10 ns min
Timing Diagrams
tPD
tSKEW
tCH
tDCO
tCLK
N – 12
N – 13
N – 1
N + 1
N + 2
N + 3
N + 5
N + 4
N
N – 11
N – 10
N – 9
N – 8
VIN
CLK+
CLK–
CH A/CH B DATA
DCOA/DCOB
tA
08
12
4-
00
2
Figure 2. CMOS Default Output Mode Data Output Timing
tPD
tSKEW
tCH
tDCO
tCLK
CH A
N – 12
CH B
N – 12
CH A
N – 11
CH B
N – 11
CH A
N – 10
CH B
N – 10
CH A
N – 9
CH B
N – 9
CH A
N – 8
N – 1
N + 1
N + 2
N + 3
N + 5
N + 4
N
VIN
CLK+
CLK–
CH A/CH B DATA
DCOA/DCOB
tA
08
12
4-
0
57
Figure 3. CMOS Interleaved Output Mode Data Output Timing
相关PDF资料 |
PDF描述 |
|---|---|
| AD9259ABCPZRL7-50 | IC ADC 14BIT SRL 50MSPS 48LFCSP |
| AD9260ASZRL | IC ADC 16BIT 2.5MHZ 44MQFP |
| AD9262BCPZ-10 | IC ADC 16BIT 10MHZ 64LFCSP |
| AD9266BCPZRL7-20 | IC ADC 16BIT 20MSPS 32LFCSP |
| AD9269BCPZRL7-20 | IC ADC 16BIT 20MSPS DL 64LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9258BCPZ-1251 | 制造商:AD 制造商全称:Analog Devices 功能描述:14-Bit, 80 MSPS/105 MSPS/125 MSPS, 1.8 V Dual Analog-to-Digital Converter (ADC) |
| AD9258BCPZ-80 | 功能描述:模数转换器 - ADC Dual 14 bit 80 high SNR ADC RoHS:否 制造商:Analog Devices 通道数量: 结构: 转换速率: 分辨率: 输入类型: 信噪比: 接口类型: 工作电源电压: 最大工作温度: 安装风格: 封装 / 箱体: |
| AD9258BCPZ-801 | 制造商:AD 制造商全称:Analog Devices 功能描述:14-Bit, 80 MSPS/105 MSPS/125 MSPS, 1.8 V Dual Analog-to-Digital Converter (ADC) |
| AD9258BCPZRL7-105 | 功能描述:模数转换器 - ADC Dual 14 bit 105 highSNR ADC RoHS:否 制造商:Analog Devices 通道数量: 结构: 转换速率: 分辨率: 输入类型: 信噪比: 接口类型: 工作电源电压: 最大工作温度: 安装风格: 封装 / 箱体: |
| AD9258BCPZRL7-1051 | 制造商:AD 制造商全称:Analog Devices 功能描述:14-Bit, 80 MSPS/105 MSPS/125 MSPS, 1.8 V Dual Analog-to-Digital Converter (ADC) |
发布紧急采购，3分钟左右您将得到回复。