参数资料
| 型号： | AD9942BBCZRL |
| 厂商： | Analog Devices Inc |
| 文件页数： | 20/36页 |
| 文件大小： | 0K |
| 描述： | IC PROCESSOR SGNL 14B 100CSPBGA |
| 标准包装： | 2,000 |
| 类型： | CCD 信号处理器，14 位 |
| 应用： | 数码相机 |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LFBGA，CSPBGA |
| 供应商设备封装： | 100-CSBGA（9x9） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页
AD9942
Rev. A | Page 27 of 36
CHANNEL A AND CHANNEL B ANALOG FRONT END OPERATION
The AD9942 signal processing chain is shown in Figure 28.
Each processing step is essential for achieving a high quality
image from the raw CCD pixel data.
DC RESTORE
To reduce the large dc offset of the CCD output signal, a dc
restore circuit is used with an external 0.1 μF series coupling
capacitor. This restores the dc level of the CCDIN_X signal to
approximately 1.5 V to be compatible with the 3 V supply
voltage of the AD9942.
CORRELATED DOUBLE SAMPLER
The CDS circuit samples each CCD pixel twice to extract the
video information and reject low frequency noise. The timing
shown in Figure 17 illustrates how the two internally generated
CDS clocks, SHP and SHD, are used to sample the reference
level and the CCD signal level, respectively. The placement of
the SHP and SHD sampling edges is determined by the setting
of the SAMPCONTROL register located at Address 0x63.
Placement of these two clock signals is critical for achieving the
best performance from the CCD.
05
24
0-
03
1
CCDIN_X
DIGITAL
FILTER
CLPOB
DC RESTORE
OPTICAL BLACK
CLAMP
ADC
DAC
8
CDS
INTERNAL
VREF
2V FULL SCALE
0dB ~ 18dB
SHP
SHD
VGA1
1.5V
OUTPUT
DATA
LATCH
REFT_X
REFB_X
DOUT
PHASE
PBLK
1.0V
2.0V
DOUT
AD9942
1.0F 1.0F
1.0F
VGA GAIN
REGISTERS
CLAMP LEVEL
REGISTER
14
CLPOB PBLK
V-H
TIMING
GENERATION
SHP SHD
DOUT
PHASE
PRECISION
TIMING
GENERATION
Figure 28. Channel A and Channel B Analog Front End Functional Block Diagram
相关PDF资料 |
PDF描述 |
|---|---|
| LFXP6E-3QN208C | IC FPGA 5.8KLUTS 208PQFP |
| LFXP6C-3Q208C | IC FPGA 5.8KLUTS 142I/O 208-PQFP |
| AD9970BCPZRL | IC PROCESSOR CCD SIGNAL 32LFCSP |
| LFEC6E-4FN256I | IC FPGA 6.1KLUTS 256FPBGA |
| LFEC6E-5FN256C | IC FPGA 6.1KLUTS 256FPBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9943 | 制造商:AD 制造商全称:Analog Devices 功能描述:Complete 10-Bit and 12-Bit, 25 MHz CCD Signal Processors |
| AD9943KCP | 制造商:Analog Devices 功能描述:AFE Video 1ADC 10-Bit 3V 32-Pin LFCSP EP 制造商:Rochester Electronics LLC 功能描述:10 BIT 25 MHZ LOW COST ANALOG FRONT END - Bulk |
| AD9943KCPRL | 制造商:Analog Devices 功能描述:AFE Video 1ADC 10-Bit 3V 32-Pin LFCSP EP T/R |
| AD9943KCPZ | 功能描述:IC CCD SIGNAL PROCESSOR 32-LFCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 传感器和探测器接口 系列:- 其它有关文件:Automotive Product Guide 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:74 系列:- 类型:触控式传感器 输入类型:数字 输出类型:数字 接口:JTAG，串行 电流 - 电源:100µA 安装类型:表面贴装 封装/外壳:20-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:20-TSSOP 包装:管件 |
| AD9943KCPZ1 | 制造商:AD 制造商全称:Analog Devices 功能描述:Complete 10-Bit and 12-Bit, 25 MHz CCD Signal Processors |
发布紧急采购，3分钟左右您将得到回复。