- 您现在的位置：买卖IC网 > PDF目录19369 > ADSP-TS201SABP-060 (Analog Devices Inc)IC PROCESSOR 600MHZ 576BGA PDF资料下载
参数资料
| 型号： | ADSP-TS201SABP-060 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 18/48页 |
| 文件大小： | 0K |
| 描述： | IC PROCESSOR 600MHZ 576BGA |
| 标准包装： | 1 |
| 系列： | TigerSHARC® |
| 类型： | 定点/浮点 |
| 接口： | 主机接口，连接端口，多处理器 |
| 时钟速率： | 600MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 3MB |
| 电压 - 输入/输出： | 2.50V |
| 电压 - 核心： | 1.20V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 576-BBGA 裸露焊盘 |
| 供应商设备封装： | 576-BGA-ED（25x25） |
| 包装： | 托盘 |
| 配用： | ADZS-TS201S-EZLITE-ND - KIT LITE EVAL FOR ADSP-TS201S |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页当前第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
ADSP-TS201S
Rev. C
|
Page 25 of 48
|
December 2006
Table 23. Reference Clocks—System Clock (SCLK) Cycle Time
Parameter
Description
SCLKRAT = 4
×, 6×, 8×, 10×, 12× SCLKRAT = 5×, 7×
Unit
Min
Max
Min
Max
tSCLK
1, 2, 3
System Clock Cycle Time
8
50
8
50
ns
tSCLKH
System Clock Cycle High Time
0.40 × tSCLK
0.60 × tSCLK
0.45 × tSCLK
0.55 × tSCLK
ns
tSCLKL
System Clock Cycle Low Time
0.40 × tSCLK
0.60 × tSCLK
0.45 × tSCLK
0.55 × tSCLK
ns
tSCLKF
System Clock Transition Time—Falling Edge4
—1.5
—
1.5
ns
tSCLKR
System Clock Transition Time—Rising Edge
—
1.5
—
1.5
ns
tSCLKJ
5, 6
System Clock Jitter Tolerance
—
500
—
500
ps
1 For more information, see Table 3 on Page 12.
3 The value of (tSCLK / SCLKRAT2-0) must not violate the specification for tCCLK.
4 System clock transition times apply to minimum SCLK cycle time (tSCLK) only.
5 Actual input jitter should be combined with ac specifications for accurate timing analysis.
6 Jitter specification is maximum peak-to-peak time interval error (TIE) jitter.
Figure 10. Reference Clocks—System Clock (SCLK) Cycle Time
Table 24. Reference Clocks—JTAG Test Clock (TCK) Cycle Time
Parameter
Description
Min
Max
Unit
tTCK
Test Clock (JTAG) Cycle Time
Greater of 30 or tCCLK × 4
—
ns
tTCKH
Test Clock (JTAG) Cycle High Time
12
—
ns
tTCKL
Test Clock (JTAG) Cycle Low Time
12
—
ns
Figure 11. Reference Clocks—JTAG Test Clock (TCK) Cycle Time
SCLK
tSCLK
tSCLKH
tSCLKL
tSCLKJ
tSCLKF
tSCLKR
TCK
tTCK
tTCKH
tTCKL
相关PDF资料 |
PDF描述 |
|---|---|
| VE-B3H-CY-S | CONVERTER MOD DC/DC 52V 50W |
| ADSP-21060KSZ-133 | IC DSP CONTROLLER 32BIT 240-MQFP |
| EBC25DRTS | CONN EDGECARD 50POS DIP .100 SLD |
| VE-B3D-CY-S | CONVERTER MOD DC/DC 85V 50W |
| TPSD686K020R0200 | CAP TANT 68UF 20V 10% 2917 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-TS201SABP-10X | 制造商:Analog Devices 功能描述: |
| ADSP-TS201SABP-15X | 制造商:Analog Devices 功能描述: |
| ADSP-TS201SABP-ENG | 制造商:Analog Devices 功能描述: |
| ADSP-TS201SABP-ENG1 | 制造商:Analog Devices 功能描述: |
| ADSP-TS201SABPZ050 | 功能描述:IC PROCESSOR 500MHZ 576BGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:TigerSHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
发布紧急采购，3分钟左右您将得到回复。