HM66WP18513, HM66WP36257
Rev.0.3, Mar. 2002, page 21 of 31
Read-Write Cycle
CH
CL
CLK
ADV/
Q
t CYC
t
Address
;;;
;;;;;;;;;
;;;;;;;;
;;;;;;;;;
;;;;
;;
;;;
;;
;;;
;;
;;;;;;;;;;;;
;;;;;;;;;
;;;
;;;;;;;;
A1
A3
A4
A2
t HA
t SA
;;;;;;;;;;
;;
;;;;
;;;;;;;;
;;;;
;;;;;;;;;;;;
;;;;;;;;;;;;;;
;;;;;;;;;;;
;;;;;;;
;;;;;;;;;;;
;;
;;;;;;;;;;
;;
;;;
;;;;;;;;;;;
;;;
;;
;;;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
*
2
;;;;;;;;;;
;;;;;
;;;;;;;;;
;;;;;
t
t SCE HCE
;;;;;;;;;
;;;;;;;;;;;;;;
;;;;;
;;;;;;;
;;;;;;;;
;;;;;;;
;;;;;;;;;
;;;;;;;
;;;;;;;;;
;;
;;;;
;;;;;;;;;
;;;;;
;;;;;;;;;
;;;;;
t CLZ
t CHZ
t ACK
t CHZ
Q (A1)
Q (A3 )
Single READ Single WRITE
Single READ
;;;
;;;;
H or L
Undefined
;;;;;
;;
;;;;;
;;;;
;;;;;;;;;
;;;;;;;;
t
t SW HW
D (A2)
D (A4+2)
D (A4)
D (A4+3)
D
High-Z
t
t SD HD
BURST WRITE
Notes: 1. Q (A3) refers to output from address A3.
2.
and CE2 have timing identical to
. On this diagram, when
is LOW,
is LOW and CE2 is
HIGH. When
is HIGH,
is HIGH and CE2 is LOW.
3. Timing is shown assuming that the device was not enabled before entering into this sequence.
does not cause Q to be driven until after the following clock rising edge.
4. ZZ is LOW.
*
3
*
3
;;;;;;
;;;;;;;;;;;;;
;;;
;;
;;;;;;;;;;;;
;;;;;;;
;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;
;;;;;;;;;
;;
;;;
;;;;
;;;;;
;;;;;;
;;;;
;;;;;
;;;;;;;;
;;;
;;
;;;;
;;;;;
;;;;
;;;;;;
;;;;;;;
;;;;;;;;
;;;;;;;
;;;;;;;;;
;;;;;;;
;;;;;;;;
;;;;;;
;;;;;;;
;;;;;;;;
;;;;;;;;;
;;;;;
;;;;;;;;;;
;;;
;;;;;;;;;;
;;
;;;;;;;;;;
;;;;;;;;
;;;;;;;;;;;;;;
;;;;;
;;;;;;;;;;;
;;;;;;;;;;;;;
;;;;;;;;;;;;;;
;;;;;;;;;;;
High-Z
;;;;;
;;;;;;;;;;;;;
;;;;;;;;;;;;;;
;;;;;;;;;;;;;
;;;;
;;;;;;;;;;;;;
;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;
;;;;;;;;;;
;;;;;;;;;;;;;;
;;;;;;;;;;;;;
;;;;;;
;;;;;;;
;;;;;;;;;
;;;;
;;;;;;
;;;;;;;;
;;;;;;;;;;;;;;
;;;;;;;;;;;;;
;;;;;;;;;;;;;;
;;;;;;;;;;;
;;
;;;;;;;;;;;
;
;;;;;
;;;;;;
;;;;;;;;;
;;;
;;;;;