收藏本站
参数资料
型号： IDT82V3255DK
厂商： INTEGRATED DEVICE TECHNOLOGY INC
元件分类： 通信及网络
英文描述： WAN PLL
中文描述： SPECIALTY TELECOM CIRCUIT, PQFP64
封装： TQFP-64
文件页数： 49/127页
文件大小： 868K
代理商： IDT82V3255DK
IDT82V3255
WAN PLL
Programming Information
49
June 19, 2006
41
IN_FREQ_READ_CH_CNFG - Input
Clock Frequency Read Channel
Selection
IN_FREQ_READ_STS - Input Clock
Frequency Read Value
-
-
-
-
IN_FREQ_READ_CH[3:0]
P 79
42
IN_FREQ_VALUE[7:0]
P 80
44
IN1_IN2_CMOS_STS - CMOS Input
Clock 1 & 2 Status
-
IN2_CMOS
_FREQ_H
ARD_ALA
RM
IN2_DIFF_
FREQ_HA
RD_ALAR
M
IN2_CMOS
_NO_ACTI
VITY_ALA
RM
IN2_DIFF_
NO_ACTIV
ITY_ALAR
M
IN2_CMOS
_PH_LOC
K_ALARM
-
IN1_CMOS
_FREQ_H
ARD_ALA
RM
IN1_DIFF_
FREQ_HA
RD_ALAR
M
IN3_CMOS
_FREQ_H
ARD_ALA
RM
IN1_CMOS
_NO_ACTI
VITY_ALA
RM
IN1_DIFF_
NO_ACTIV
ITY_ALAR
M
IN3_CMOS
_NO_ACTI
VITY_ALA
RM
IN1_CMOS
_PH_LOC
K_ALARM
P 81
45
IN1_IN2_DIFF_STS - Differential Input
Clock 1 & 2 Status
-
IN2_DIFF_
PH_LOCK
_ALARM
-
IN1_DIFF_
PH_LOCK
_ALARM
P 82
47
IN3_CMOS_STS - CMOS Input Clock
3 Status
-
-
-
-
-
IN3_CMOS
_PH_LOC
K_ALARM
P 83
T0 / T4 DPLL Input Clock Selection Registers
4A
INPUT_VALID1_STS - Input Clocks
Validity 1
INPUT_VALID2_STS - Input Clocks
Validity 2
PRIORITY_TABLE1_STS - Priority
Status 1 *
PRIORITY_TABLE2_STS - Priority
Status 2 *
T0_INPUT_SEL_CNFG - T0 Selected
Input Clock Configuration
T4_INPUT_SEL_CNFG - T4 Selected
Input Clock Configuration
-
-
IN2_DIFF
IN1_DIFF IN2_CMOS IN1_CMOS
-
-
P 84
4B
-
-
-
-
-
-
-
IN3_CMOS
P 84
4E
HIGHEST_PRIORITY_VALIDATED[3:0]
CURRENTLY_SELECTED_INPUT[3:0]
P 85
4F
THIRD_HIGHEST_PRIORITY_VALIDATED[3:0]
SECOND_HIGHEST_PRIORITY_VALIDATED[3:0
]
P 86
50
-
-
-
-
T0_INPUT_SEL[3:0]
P 86
51
-
T4_LOCK_
T0
T0_FOR_T
4
T4_TEST_
T0_PH
T4_INPUT_SEL[3:0]
P 87
T0 / T4 DPLL State Machine Control Registers
EX_SYNC
_ALARM_
MON
Q_ALARM
52
OPERATING_STS - DPLL Operating
Status
T4_DPLL_
LOCK
T0_DPLL_
SOFT_FRE
T4_DPLL_
SOFT_FRE
Q_ALRAM
T0_DPLL_
LOCK
T0_DPLL_OPERATING_MODE[2:0]
P 88
53
T0_OPERATING_MODE_CNFG - T0
DPLL Operating Mode Configuration
T4_OPERATING_MODE_CNFG - T4
DPLL Operating Mode Configuration
-
-
-
-
-
T0_OPERATING_MODE[2:0]
P 89
54
-
-
-
-
-
T4_OPERATING_MODE[2:0]
P 89
T0 / T4 DPLL & APLL Configuration Registers
55
T0_DPLL_APLL_PATH_CNFG - T0
DPLL & APLL Path Configuration
T0_DPLL_START_BW_DAMPING_C
NFG - T0 DPLL Start Bandwidth &
Damping Factor Configuration
T0_DPLL_ACQ_BW_DAMPING_CNF
G - T0 DPLL Acquisition Bandwidth &
Damping Factor Configuration
T0_DPLL_LOCKED_BW_DAMPING_
CNFG - T0 DPLL Locked Bandwidth &
Damping Factor Configuration
T0_APLL_PATH[3:0]
T0_GSM_OBSAI_16E1
_16T1_SEL[1:0]
T0_12E1_24T1_E3_T3
_SEL[1:0]
P 90
56
T0_DPLL_START_DAMPING[2:0]
T0_DPLL_START_BW[4:0]
P 91
57
T0_DPLL_ACQ_DAMPING[2:0]
T0_DPLL_ACQ_BW[4:0]
P 92
58
T0_DPLL_LOCKED_DAMPING[2:0]
T0_DPLL_LOCKED_BW[4:0]
P 93
Table 34: Register List and Map (Continued)
Address
(Hex)
Register Name
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Reference
Page
相关PDF资料
PDF描述
IDT82V3255DKG WAN PLL
IDT82V3255TF WAN PLL
IDT82V3255TFG WAN PLL
IDT82V3280 WAN PLL
IDT82V3280DQ WAN PLL
相关代理商/技术参数
参数描述
IDT82V3255DKG 功能描述:IC PLL WAN SMC STRATUM 3 64-TQFP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT
IDT82V3255DKG8 功能描述:IC PLL WAN SMC STRATUM 3 64-TQFP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT
IDT82V3255EDGBLANK 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:WAN PLL
IDT82V3255TF 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:WAN PLL
IDT82V3255TFBLANK 制造商:IDT 制造商全称:Integrated Device Technology 功能描述:WAN PLL
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*