参数资料
| 型号： | ISL35822IK |
| 厂商： | Intersil |
| 文件页数： | 50/75页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK/DATA RECOVERY 192EBGA-B |
| 标准包装： | 90 |
| 类型： | 时钟和数据恢复（CDR），多路复用器 |
| PLL： | 无 |
| 输入： | CML |
| 输出： | CML，CMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 8:8 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 3.1875Gbps |
| 电源电压： | 1.425 V ~ 1.575 V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 192-EBGA |
| 供应商设备封装： | 192-EBGA-B（17x17） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页当前第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页
54
under these circumstances, greatly exceeding the elasticity
FIFO’s range, unless the clocks were synchronized. The
CJPAT and CRPAT patterns are those defined by IEEE
802.3ae-2002 Annex 48.
Either the BIST_EN bit (see Table 72 or the BIST_ENA pin
selected by the BIST_DIR bit to put out the pattern selected
by the BIST_PAT bits (see Table 72). The BIST_DET bit will
enable the Serial Receiver selected by the BIST_SRC bit to
search its incoming bit stream for the pattern (separately)
selected by the BIST_CHK bits (see Table 72). Once the
comma group or IPG has set the byte alignment, the BIST
error detector will be enabled, and the decoded pattern will
be then be checked. Any bit error will set the error detector
for the corresponding lane, and increment the
BIST_ERR_CNT counters (see Table 73). These detectors
may be monitored via the MF[3:0] pins (see Table 99) and
both they and the counters may be read via the MDIO
system (see Table 81).
The separate setup for BIST generation and checking
means that two ISL35822s may be tested with a different
pattern in each direction on the link between them.
The signal flows provided for these BIST patterns are shown
in Figure 6. The generator output may be injected (in place
of the ‘normal’ signal flow) into the AKR Randomizer in either
the PCS or PHY XS, as controlled by the "BIST CONTROL
REGISTER" (see Table 72). The signal may be looped back
using the PMA or PHY XS loopbacks (respectively), and
checked at the output of the respective Elastic FIFO, or
continue on to the other loopback, and checked at the output
of the other Elastic FIFO. The internal loopback(s) may be
replaced by external loopbacks, and in each ‘full loop’ case
this will test virtually the complete device; if both possible full
loops are checked, both complete signal paths are tested.
Note that if any external loopback changes the clock
domain, the full ‘PRBS23’ pattern cannot be checked.
PCS //
= PHY XS
Loopback
4.C004 &
~3.0.14)
PCS // Network
Loopback (3.C004)
CDR
Des
e
ria
liz
e
r&
Co
mm
aDete
ctor
10B/8B
Decoder
RX FIFO
Deskew
S
e
rial
iz
er
8B/10B
Encoder,
AKR
Generator
TXFIFO &
Error and
Orderset
Detector
TXPn P/N
RCXn P/N
Equalizer
Signal
Detect
CDR
D
es
eri
al
iz
er
&
Co
m
aD
ete
ct
or
10B/8B
Decoder
RX FIFO
Deskew
Se
ria
liz
er
8B/10B
Encoder,
AKR
Generator
TXFIFO &
Error and
Orderset
Detector
RXPnP/N
Equalizer
Signal
Detect
TCXn P/N
PMA
Loopback
(1.0.14 &
1.C004)
PHY XS
(Serial)
Loopback
(4.0.14 &
4.C004)
Ingress
Egress
Ingress
Egress
HF, LF, MixedF
Generator
HF, LF, MixedF
Generator
CRPAT, CJPAT,
PRBS23
Checker
CRPAT, CJPAT,
PRBS23
Generater
IEEE REG
4.25
IEEE REG
3.25
Vendor
REG
3.C003
Vendor
REG
3.C003
Device Address 3 PCS
Device Address 4 PHY XGXS
Device Address 1 PMA/PMD
O
nl
yO
ne
La
ne
of
F
o
ur
Sh
ow
n
O
nly
One
La
ne
of
Fo
ur
S
ho
w
n
FIGURE 6. BLOCK DIAGRAM OF BIST OPERATION
ISL35822
相关PDF资料 |
PDF描述 |
|---|---|
| VI-22Y-MX-S | CONVERTER MOD DC/DC 3.3V 49.5W |
| VI-22Y-MW-S | CONVERTER MOD DC/DC 3.3V 66W |
| MS27474E16B55PA | CONN RCPT 55POS JAM NUT W/PINS |
| V24A24M300BF3 | CONVERTER MOD DC/DC 24V 300W |
| D38999/24KC4SA | CONN RCPT 4POS JAM NUT W/SCKT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ISL35822LP | 制造商:INTERSIL 制造商全称:Intersil Corporation 功能描述:Octal 2.488Gbps to 3.187Gbps/ Lane Retimer |
| ISL35822LPIK | 功能描述:IC CLOCK/DATA RECOVERY 192EBGA-B RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:1,500 系列:- 类型:时钟缓冲器/驱动器 PLL:是 主要目的:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 电源电压:3.3V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:28-SSOP（0.209"，5.30mm 宽） 供应商设备封装:28-SSOP 包装:带卷 (TR) 其它名称:93786AFT |
| ISL36111 | 制造商:INTERSIL 制造商全称:Intersil Corporation 功能描述:11.1Gb/s Lane Extender |
| ISL36111DRZ-EVALZ | 功能描述:EVAL BOARD FOR ISL36111DRZ RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:* 产品培训模块:Obsolescence Mitigation Program 标准包装:1 系列:- 主要目的:电源管理，电池充电器 嵌入式:否 已用 IC / 零件:MAX8903A 主要属性:1 芯锂离子电池 次要属性:状态 LED 已供物品:板 |
| ISL36111DRZ-T7 | 功能描述:IC EQUALIZER REC 11.1GBPS 16QFN RoHS:是 类别:集成电路 (IC) >> 接口 - 专用 系列:QLx™ 特色产品:NXP - I2C Interface 标准包装:1 系列:- 应用:2 通道 I²C 多路复用器 接口:I²C，SM 总线 电源电压:2.3 V ~ 5.5 V 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:剪切带 (CT) 安装类型:表面贴装 产品目录页面:825 (CN2011-ZH PDF) 其它名称:568-1854-1 |
发布紧急采购，3分钟左右您将得到回复。