参数资料
型号: MC68307PU16
厂商: MOTOROLA INC
元件分类: 微控制器/微处理器
英文描述: 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100
封装: TQFP-100
文件页数: 215/264页
文件大小: 949K
代理商: MC68307PU16
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页当前第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页
Bus Operation
3-16
MC68307 USER’S MANUAL
MOTOROLA
three-wire bus arbitration and Figure 3-15 and Figure 3-17 show two-wire bus arbitration.
BGACK must be pulled high for two-wire bus arbitration.
The timing diagram in Figure 3-16 shows that the bus request is negated at the time that an
acknowledge is asserted. This type of operation applies to a system consisting of a proces-
sor and one other device capable of becoming bus master. In systems having several
devices that can be bus masters, bus request lines from these devices can be wire-ORed
at the processor, and more than one bus request signal could occur.
The bus grant signal is negated a few clock cycles after the assertion of the bus grant
acknowledge signal. However, if bus requests are pending, the processor reasserts bus
grant for another request a few clock cycles after bus grant (for the previous request) is
negated. In response to this additional assertion of bus grant, external arbitration circuitry
selects the next bus master before the current bus master has completed the bus activity.
The timing diagram in Figure 3-17 also applies to a system consisting of a processor and
one other device capable of becoming bus master. Since the two-wire bus arbitration
scheme does not use a bus grant acknowledge signal, the external master must continue to
assert BR until it has completed its bus activity. The processor negates BG when BR is
negated.
Figure 3-15. Two-Wire Bus Arbitration Cycle Flowchart
PROCESSOR
REQUESTING DEVICE
REQUEST THE BUS
REARBITRATE OR RESUME
ASSERT BUS GRANT (BG)
OPERATE AS BUS MASTER
GRANT BUS ARBITRATION
ASSERT BUS REQUEST (BR)
1) EXTERNAL ARBITRATION
DETERMINES NEXT BUS MASTER
2) NEXT BUS MASTER WAITS FOR
CURRENT CYCLE TO COMPLETE
ACKNOWLEDGE RELEASE OF
NEGATE BUS GRANT (BG)
RELEASE BUS MASTERSHIP
NEGATE BUS REQUEST (BR)
PROCESSOR OPERATION
BUS MASTERSHIP
相关PDF资料
PDF描述
MC68307PU16V 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100
MC68307FG16 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100
MC68322FT16 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160
MC68331CFC20B1 32-BIT, 20 MHz, MICROCONTROLLER, PQFP132
MC68331CPV20B1 32-BIT, 20 MHz, MICROCONTROLLER, PQFP144
相关代理商/技术参数
参数描述
MC68307UM 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor
MC68307V 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor
MC68322 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor
MC68322AD 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor
MC68322FT20 制造商:Rochester Electronics LLC 功能描述:- Bulk