- 您现在的位置：买卖IC网 > PDF目录45211 > MC68307PU16 (MOTOROLA INC) 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 PDF资料下载
参数资料
| 型号： | MC68307PU16 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| 封装： | TQFP-100 |
| 文件页数： | 238/264页 |
| 文件大小： | 949K |
| 代理商： | MC68307PU16 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页当前第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页
Bus Operation
3-37
MC68307 USER’S MANUAL
MOTOROLA
processor. If DTACK is asserted before the falling edge of S4 and satisfies the
input setup time defined by parameter #47, the processor enters S5 and the
bus cycle continues. If DTACK is asserted but without meeting the setup time
defined by parameter #47, the processor may recognize the signal and
continue the bus cycle; the result is unpredictable. If DTACK is not asserted
before the next rise of clock, the bus cycle remains in S4, and wait states
(complete clock cycles) are inserted until one of the bus cycle terminations is
met. DTACK is normally generated by the internal wait-state generator.
STATE 5
S5 is a low period of the clock, during which the processor does not alter any
signal.
STATE 6
S6 is a high period of the clock, during which data for a read operation is set
up relative to the falling edge (entering S7). Parameter #27 defines the
minimum period by which the data must precede the falling edge. For a write
operation, the processor changes no signal during S6.
STATE 7
On the falling edge of the clock entering S7, the processor latches data and
negates AS and UDS/LDS during a read cycle. The hold time for these
strobes from this falling edge is specified by parameter #12. The hold time for
data relative to the negation of AS and UDS/LDS is specified by parameter
#29. For a write cycle, only AS and UDS/LDS, are negated; timing parameter
#12 also applies.
On the rising edge of the clock, at the end of S7 (which may be the start of S0
for the next bus cycle), the processor places the address bus in the high-
impedance state. During a write cycle, the processor also places the data bus
in the high-impedance state and drives R/W high. External logic circuitry
should respond to the negation of the AS and UDS/LDS by negating DTACK,
if it was asserted externally. Parameter #28 is the hold time for DTACK.
Figure 3-34 shows a synchronous read cycle and the important timing parameters that
apply. The timing for a synchronous read cycle, including relevant timing parameters, is
shown in Figure 3-35.
A key consideration when designing in a synchronous environment is the timing for the
assertion of DTACK by an external device. To properly use external inputs, the processor
must synchronize these signals to the internal clock. The processor must sample the exter-
nal signal, which has no defined phase relationship to the CPU clock, which may be chang-
ing at sampling time, and must determine whether to consider the signal high or low during
the succeeding clock period. Successful synchronization requires that the internal machine
receives a valid logic level, whether the input is high, low, or in transition.
Parameter #47 of Section 11.7 AC Electrical Specifications—Read and Write Cycles
(VCC = 5.0V
± 0.5V or 3.3Vdc ± 0.3V; GND = 0Vdc; TA = TL to TH) (see Figure 11-3 and
Figure 11-4) is the asynchronous input setup time. Signals that meet parameter #47 are
guaranteed to be recognized at the next falling edge of the system clock. However, signals
that do not meet parameter #47 are not guaranteed to be recognized. In addition, if DTACK
相关PDF资料 |
PDF描述 |
|---|---|
| MC68307PU16V | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68307FG16 | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68322FT16 | 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 |
| MC68331CFC20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP144 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68307UM | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307V | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68322 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322AD | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322FT20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。