- 您现在的位置：买卖IC网 > PDF目录45211 > MC68307PU16 (MOTOROLA INC) 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 PDF资料下载
参数资料
| 型号： | MC68307PU16 |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| 封装： | TQFP-100 |
| 文件页数： | 46/264页 |
| 文件大小： | 949K |
| 代理商： | MC68307PU16 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页
List of Illustrations
xvi
MC68307 USER’S MANUAL
MOTOROLA
4-3
General Form of Exception Stack Frame......................................................... 4-10
4-4
General Exception Processing Flowchart ........................................................ 4-11
4-5
Exception Vector Format.................................................................................. 4-12
4-6
Address Translated from 8-Bit Vector Number ................................................ 4-12
4-7
Supervisor Stack Order for Bus or Address Error Exception ........................... 4-19
5-1
Module Base Address, Decode Logic ................................................................ 5-3
5-2
Chip-Select Block Diagram ................................................................................ 5-6
5-3
External Bus Interface Logic .............................................................................. 5-9
5-4
Interrupt Controller Logic Block Diagram ......................................................... 5-15
6-1
Timer Block Diagram.......................................................................................... 6-2
7-1
M-Bus Interface Block Diagram ......................................................................... 7-2
7-2
M-Bus Transmission Signals.............................................................................. 7-3
7-3
M-Bus Clock Synchronization ............................................................................ 7-5
7-4
Flow-Chart of Typical M-Bus Interrupt Routine ................................................ 7-14
8-1
Simplified Block Diagram ................................................................................... 8-1
8-2
External and Internal Interface Signals .............................................................. 8-4
8-3
Baud Rate Generator Block Diagram................................................................. 8-5
8-4
Transmitter and Receiver Functional Diagram................................................... 8-6
8-5
Transmitter Timing Diagram............................................................................... 8-7
8-6
Receiver Timing Diagram................................................................................... 8-9
8-7
Looping Modes Functional Diagram ................................................................ 8-11
8-8
Multidrop Mode Timing Diagram ...................................................................... 8-13
8-9
Serial Mode Programming Flowchart............................................................... 8-32
9-1
Test Access Port Block Diagram........................................................................ 9-2
9-2
TAP Controller State Machine............................................................................ 9-3
9-3
Output Cell (O.Cell)............................................................................................ 9-6
9-4
Input Cell (I.Cell) ................................................................................................ 9-7
9-5
Output Control Cell (En.Cell).............................................................................. 9-7
9-6
Bidirectional Cell (IO.Cell) .................................................................................. 9-8
9-7
Bidirectional Cell (IOx0.Cell) .............................................................................. 9-8
9-8
General Arrangement for Bidirectional Pins....................................................... 9-9
9-9
Bypass Register ............................................................................................... 9-10
10-1
MC68307 Minimum System Configuration....................................................... 10-3
10-2
Hardware Setup ............................................................................................. 10-13
10-3
Master/Slave Responsibilities for the Master Transmit Block ........................ 10-15
10-4
Summary of M-Bus Activity for the Master Transmit Block ............................ 10-15
10-5
Master/Slave Responsibilities for the Master Receive Block ......................... 10-16
10-6
Summary of M-Bus Activity for the Master Receive Block ............................. 10-16
10-7
Memory Map after Swap Complete................................................................ 10-28
11-1
Drive Levels and Test Points for AC Specifications ......................................... 11-3
11-2
Clock Timing .................................................................................................... 11-5
11-3
Read Cycle Timing Diagram ............................................................................ 11-7
11-4
Write Cycle Timing Diagram ............................................................................ 11-8
11-5
Three-Wire Bus Arbitration Diagram ................................................................ 11-9
11-6
Two-Wire Bus Arbitration Timing Diagram..................................................... 11-10
相关PDF资料 |
PDF描述 |
|---|---|
| MC68307PU16V | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68307FG16 | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68322FT16 | 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 |
| MC68331CFC20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP144 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68307UM | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307V | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68322 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322AD | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322FT20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。