- 您现在的位置：买卖IC网 > PDF目录69028 > MC68HC05G1B (MOTOROLA INC) 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP56 PDF资料下载
参数资料
| 型号： | MC68HC05G1B |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP56 |
| 封装： | SDIP-56 |
| 文件页数： | 51/124页 |
| 文件大小： | 732K |
| 代理商： | MC68HC05G1B |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页当前第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页
MOTOROLA
4-2
MC68HC05G1
RESETS
4
4.3
COP Watchdog Reset
The COP (Computer Operating Properly) watchdog timer function is implemented on this device
by using the output of the COP counter. The minimum COP reset rates are shown in Table 4-1. If
the COP circuit times out, an internal reset is generated and the reset vector is fetched (at $3FFE
& $3FFF). Preventing a COP time-out is achieved by writing a ‘0’ to bit 0 of address $3FF0. The
COP counter has to be cleared periodically by software with a period less than COP reset rate.
COP counter will stop counting in Wait and Stop modes. Counting continues when it wakes up
from WAIT mode, and a 4064 cycle delay after waking up from Stop mode.
The watchdog counter system is controlled by the WDOG bit in the Miscellaneous Control register
(bit 0 of address $27). After power-on or external reset the watchdog system is disabled. Writing
a “1” to the WDOG bit will enable the watchdog system and the counter starts counting. Once
enabled, the watchdog system cannot be disabled by software. Writing a “0” to bit 0 of address
$3FF0 will reset watchdog counter to prevent a watchdog time-out.
Note:
The COP watchdog reset rate is 220 times the CPU clock cycle.
Table 4-1 COP Reset Rate
FS1
FS0
CPU Bus Rate
Minimum COP Reset
0
0.164MHz
6.4s
0
1
1.311MHz
800ms
1
0
0.328MHz
3.2s
1
2.622MHz
400ms
FS1 and FS0 are bits in the PLL Status and Control register.
TPG
30
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HC705JB2DW | 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, PDSO20 |
| MC68HC705JB2P | 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, PDIP20 |
| MC68HC705JB4P | 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, PDIP28 |
| MC68HC705K1CDW | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PDSO16 |
| MC68HC705K1CP | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PDIP16 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HC05J1 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC05J1A | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ACDW | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ACP | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ADW | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
发布紧急采购，3分钟左右您将得到回复。