- 您现在的位置：买卖IC网 > PDF目录4005 > MC68MH360VR25L (Freescale Semiconductor)IC MPU QUICC 25MHZ 357-PBGA PDF资料下载
参数资料
| 型号： | MC68MH360VR25L |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 90/158页 |
| 文件大小： | 0K |
| 描述： | IC MPU QUICC 25MHZ 357-PBGA |
| 标准包装： | 44 |
| 系列： | M683xx |
| 处理器类型： | M683xx 32-位 |
| 速度： | 25MHz |
| 电压： | 5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 357-BBGA |
| 供应商设备封装： | 357-PBGA（25x25） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页当前第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
Chapter 2. QMC Memory Organization
18
Rx_S_PTR
16
Rx time-slot assignment table pointer (default = SCC base + 20 in normal
mode)—This global QMC parameter denes the start value of the TSATRx
table, which must be present only once per SCC global area. Other SCCs may
access this location.
1A
TxPTR
16
TxPTR (initialize to SCC Base + 60)—This global parameter is a RISC variable
that points to the current transmitter time slot. The host must initialize it to the
starting location of TSATTx. The RISC processor increments this pointer
whenever it completes the processing of a transmitter time slot.
1C
C_MASK32
32
CRC constant (0xDEBB20E3)—Required to calculate 32-bit CRC-CCITT.
C_MASK32 is written by the host during QMC initialization. It is used for 32-bit
CRC-CCITT calculation if HDLC mode of operation is chosen for a selected
channel. (This is a programmable option. For each HDLC channel, one of two
CRCs can be chosen, as programmed in CHAMR.) For more information, see
Section 2.4.1, “Channel-Specic HDLC Parameters,” and Table 2-5. This entry
must have a correct value if at least one HDLC channel is used; otherwise, it
can be cleared (0).
20
TSATRx
32
Entries
x 16
Time slot assignment table Rx—Host-initialized, 16-bit-wide table with 32
entries that dene mapping of logical channels to time slots for the QMC
receiver. The QMC protocol looks at chunks of 8 bits regardless of whether they
come from one physical time slot of the TDM or whatever other combination of
bits the TSA transfers to the SCC. These 8 bits are referred to as a time slot in
the assignment table. It is recommended but not required to route all bits from
the TDM to the SCC and to do all enabling and masking in the time-slot
assignment table. See Figure 2-3.
60
TSATTx
32
Entries
x 16
Time slot assignment table Tx—Maps a specic logical channel to each
physical time slot. Time slot assignment table Tx is a host-initialized, 16-bit table
with 32 entries that dene the mapping of channels to time slots for the QMC
transmitter. The QMC protocol looks at chunks of 8 bits regardless if they go to
one physical time slot of the TDM or whatever other combination of bits are
transferred from the SCC to the TDM through the TSA. These 8 bits are referred
to as a time slot in the assignment table. It is recommended but not required to
route all bits from the TDM to the SCC and to do all enabling and masking in the
time slot assignment table. See Figure 2-3.
A0
C_MASK16
16
CRC constant (0xF0B8)—Required to calculate 16-bit CRC-CCITT. This
constant is written by the host during QMC initialization. It is used for 16-bit
CRC-CCITT calculation if HDLC mode of operation is chosen for a selected
channel. (This is a programmable option. For each HDLC channel, one of two
CRCs can be chosen, as programmed in CHAMR.) For more information, see
Section 2.4.1, “Channel-Specic HDLC Parameters,” and Table 2-5. This entry
must have a correct value if at least one HDLC channel is used; otherwise, it
can be cleared (0).
A4
TEMP_RBA
32
Temporary receive buffer address
A8
TEMP_CRC
32
Temporary cyclic redundancy check
Table 2-1. Global Multichannel Parameters (Continued)
Offset
to
SCC
Base
Name
Width
(Bits)
Description
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68MH360CVR25L | IC MPU QUICC 25MHZ 357-PBGA |
| HMC40DTEI | CONN EDGECARD 80POS .100 EYELET |
| FMC50DRAS-S734 | CONN EDGECARD 100PS .100 R/A SLD |
| EMC40DTEF | CONN EDGECARD 80POS .100 EYELET |
| AMM22DREI | CONN EDGECARD 44POS .156 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68MH360VR25LR2 | 功能描述:微处理器 - MPU QUICC 2SMC 1SPI RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68MH360VR25VL | 功能描述:微处理器 - MPU QUICC 2SMC 1SPI RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68MH360VR33L | 功能描述:微处理器 - MPU QUICC 2SMC 1SPI RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68MH360VR33LR2 | 功能描述:微处理器 - MPU QUICC 2SMC 1SPI RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68MH360ZP25L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
发布紧急采购，3分钟左右您将得到回复。