- 您现在的位置：买卖IC网 > PDF目录4005 > MC68MH360VR25L (Freescale Semiconductor)IC MPU QUICC 25MHZ 357-PBGA PDF资料下载
参数资料
| 型号： | MC68MH360VR25L |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 99/158页 |
| 文件大小： | 0K |
| 描述： | IC MPU QUICC 25MHZ 357-PBGA |
| 标准包装： | 44 |
| 系列： | M683xx |
| 处理器类型： | M683xx 32-位 |
| 速度： | 25MHz |
| 电压： | 5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 357-BBGA |
| 供应商设备封装： | 357-PBGA（25x25） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页当前第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页
Chapter 2. QMC Memory Organization
2.4.1.1 CHAMR—Channel Mode Register (HDLC)
The channel mode register is a word-length, host-initialized register. Figure 2-7 shows the
channel mode register for HDLC operation.
Notes: 1. All bits that are dened as reserved should be cleared (0).
2. For the 68360, the bit numbering is reversed. See Appendix A for more information.
Figure 2-7. CHAMR—Channel Mode Register (HDLC)
22
MFLR
16
Maximum frame length register (host-initialized)—Denes the longest expectable
frame for this channel. Its maximum value is 64 Kbytes. The remainder of a frame
which is larger than MFLR is discarded and a ag in the last frame’s BD is set (LG).
An interrupt request (RXF and RXB) might be generated depending on the
interrupt mask. The frame length is considered to be everything between ags,
including CRC. MFLR is checked every long word, but the content may be on any
number of bytes. If MFLR is set to 5 for example, checking is done when 8 bytes
have been received. At this point, the SDMA transfers the long word to memory,
and all 8 bytes will be in the receive buffer. Also at this point the MFLR violation
(>5) is detected and the interrupt may be generated.
No more data will be written into this buffer when the MFLR violation is detected.
24
RSTATE
32
Rx internal state —Initialize to 0x3900
_0000 FC=9, Motorola mode for MH360 or
initialize to 0x3100
_0000 AT=1, Motorola mode for 860MH. See Section 2.4.1.4,
“RSTATE—Rx Internal State (HDLC),” for more information.
28
—
32
Rx internal data pointer—Points to current address of specic channel.
2C
RBPTR
16
Rx buffer descriptor pointer (host-initialized to RBASE prior to operation or due to a
fatal error)—Contains the offset from MCBASE to the current receive buffer. See
Table 2-1. MCBASE + RBPTR gives the address for the BD in use.
2E
—
16
Rx internal byte count—Per Channel: Number of remaining bytes in buffer
30
RPACK
32
(Rx Temp) Packs 4 bytes to 1 long word before writing to buffer.
34
ZDSTATE
32
Zero deletion machine state—(Host-initialized to 0x0000
_0080 in HDLC mode,
0x1800
_0080 in transparent mode, prior to operation and after a fatal Rx error
(global overrun, busy) before channel initialization.)—Contains the previous state
of zero deletion state machine.
The middle 2 bytes, represented by zeros in the initialization value above, hold the
received pattern during reception. A window of 16 bits shows the history of what is
received on this logical channel. More information is given in the application note
section.
38
RCRC
32
Temp receive CRC—Temp value of CRC calculation result
3C
MAX_cnt
16
Max_length counter—Count length remaining
3E
TMP_MB
16
Temp—Holds MIN(MAX_cnt, Rx internal byte count)
0
123456789
10
11
12
13
14
15
MODE
0
IDLM
ENT
RESERVED
POL
CRC
0
RESERVED
NOF
Reset:
0
000000000000000
Table 2-4. Channel-Specific HDLC Parameters (Continued)
Offset
Name
Width
(Bits)
Description
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68MH360CVR25L | IC MPU QUICC 25MHZ 357-PBGA |
| HMC40DTEI | CONN EDGECARD 80POS .100 EYELET |
| FMC50DRAS-S734 | CONN EDGECARD 100PS .100 R/A SLD |
| EMC40DTEF | CONN EDGECARD 80POS .100 EYELET |
| AMM22DREI | CONN EDGECARD 44POS .156 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68MH360VR25LR2 | 功能描述:微处理器 - MPU QUICC 2SMC 1SPI RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68MH360VR25VL | 功能描述:微处理器 - MPU QUICC 2SMC 1SPI RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68MH360VR33L | 功能描述:微处理器 - MPU QUICC 2SMC 1SPI RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68MH360VR33LR2 | 功能描述:微处理器 - MPU QUICC 2SMC 1SPI RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MC68MH360ZP25L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - 微处理器 系列:M683xx 标准包装:2 系列:MPC8xx 处理器类型:32-位 MPC8xx PowerQUICC 特点:- 速度:133MHz 电压:3.3V 安装类型:表面贴装 封装/外壳:357-BBGA 供应商设备封装:357-PBGA（25x25） 包装:托盘 |
发布紧急采购，3分钟左右您将得到回复。