- 您现在的位置：买卖IC网 > PDF目录67997 > MPC5606SCMG6 (FREESCALE SEMICONDUCTOR INC) 32-BIT, FLASH, 64 MHz, MICROCONTROLLER, PBGA208 PDF资料下载
参数资料
| 型号： | MPC5606SCMG6 |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, FLASH, 64 MHz, MICROCONTROLLER, PBGA208 |
| 封装： | 17 X 17 MM, 1 MM PITCH, MAPBGA-208 |
| 文件页数： | 10/134页 |
| 文件大小： | 890K |
| 代理商： | MPC5606SCMG6 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页当前第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页
Electrical characteristics
MPC560xS Microcontroller Data Sheet, Rev. 5
Preliminary—Subject to Change Without Notice
Freescale Semiconductor
107
Figure 31. TFT LCD interface timing overview1
3.20.3.1
Interface to TFT LCD panels — pixel-level timings
Figure 32 depicts the horizontal timing (timing of one line), including both the horizontal sync pulse and data. All parameters
shown in the diagram are programmable. This timing diagram corresponds to positive polarity of the DCU_CLK signal
(meaning the data and sync signals change on the rising edge) and active-high polarity of the DCU_HSYNC, DCU_VSYNC
and DCU_DE signals. The user can select the polarity of the DCU_HSYNC and DCU_VSYNC signals via the SYN_POL
register, whether active-high or active-low. The default is active-high. The DCU_DE signal is always active-high.
Pixel clock inversion and a flexible programmable pixel clock delay are also supported. They are programmed via the DCU
Clock Confide Register (DCCR) in the system clock module.
The DELTA_X and DELTA_Y parameters are programmed via the DISP_SIZE register. The PW_H, BP_H and FP_H
parameters are programmed via the HSYN PARA register. The PW_V, BP_V and FP_V parameters are programmed via the
VSYN_PARA register.
1. In Figure 31, the “DCU_LD[23:0]” signal is an aggregation of the DCU’s RGB signals—DCU_R[0:7], DCU_G[0:7] and
DCU_B[0:7].
Table 57. LCD Interface timing parameters—horizontal and vertical
Symbol
C
Parameter
Value
Unit
tPCP
CC
D Display pixel clock period
—
ns
tPWH
CC
D HSYNC pulse width
PW_H
t
PCP
ns
tBPH
CC
D HSYNC back porch width
BP_H
t
PCP
ns
tFPH
CC
D HSYNC front porch width
FP_H
t
PCP
ns
tSW
CC
D Screen width
DELTA_X
t
PCP
ns
tHSP
CC
D HSYNC (line) period
(PW_H + BP_H + FP_H + DELTA_X )
t
PCP
ns
tPWV
CC
D VSYNC pulse width
PWV
t
HSP
ns
LINE 1
LINE 2
LINE 3
LINE 4
LINE n-1
LINE n
DCU_VSYNC
DCU_HSYNC
DCU_DE
DCU_CLK
DCU_LD[23:0]
2
13
m-1
m
Because
of
an
order
from
the
United
States
International
Trade
Commission,
BGA-packaged
product
lines
and
part
numbers
indicated
here
currently
are
not
available
from
Freescale
for
import
or
sale
in
the
United
States
prior
to
September
2010:
MPC5606S
products
in
208
MAPBGA
packages
相关PDF资料 |
PDF描述 |
|---|---|
| MPC602AFUXXEX | RISC PROCESSOR, PQFP144 |
| MPC602AFUXXCX | RISC PROCESSOR, PQFP144 |
| MPC603PRX166LX | 32-BIT, 166 MHz, RISC PROCESSOR, CBGA255 |
| MPC603PRX180LX | 32-BIT, 180 MHz, RISC PROCESSOR, CBGA255 |
| MPC603PFE166LX | 32-BIT, 166 MHz, RISC PROCESSOR, CQFP240 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC5606S-DEMO-V2 | 功能描述:开发板和工具包 - 其他处理器 EVB MPC5606S RoHS:否 制造商:Freescale Semiconductor 产品:Development Systems 工具用于评估:P3041 核心:e500mc 接口类型:I2C, SPI, USB 工作电源电压: |
| MPC5607B | 制造商:Freescale Semiconductor 功能描述: |
| MPC5607B_13 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:MicrocontrollerData Sheet |
| MPC5607BECLLR | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Microcontroller |
| MPC5607BECLQR | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Microcontroller |
发布紧急采购，3分钟左右您将得到回复。