- 您现在的位置：买卖IC网 > PDF目录2099 > MPC9600AE (IDT, Integrated Device Technology Inc)IC PLL CLK DRIVER LV 48-LQFP PDF资料下载
参数资料
| 型号： | MPC9600AE |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 13/15页 |
| 文件大小： | 0K |
| 描述： | IC PLL CLK DRIVER LV 48-LQFP |
| 标准包装： | 250 |
| 类型： | PLL 时钟驱动器 |
| PLL： | 带旁路 |
| 输入： | LVCMOS，LVPECL |
| 输出： | LVCMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:21 |
| 差分 - 输入:输出： | 是/无 |
| 频率 - 最大： | 200MHz |
| 除法器/乘法器： | 是/是 |
| 电源电压： | 2.375 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 48-LQFP |
| 供应商设备封装： | 48-TQFP（7x7） |
| 包装： | 托盘 |
MPC9600 REVISION 6 JANUARY 7, 2013
7
2013 Integrated Device Technology, Inc.
MPC9600 Data Sheet
LOW VOLTAGE, 2.5V AND 3.3V LVCMOS PLL CLOCK DRIVER
APPLICATIONS INFORMATION
Programming the MPC9600
The MPC9600 clock driver outputs can be configured into
several divider modes. Additionally the external feedback of the
device allows for flexibility in establishing various input to output
frequency relationships. The selectable feedback divider of the
three output groups allows the user to configure the device for 1:2,
1:3, 1:4 and 1:6 input:output frequency ratios. The use of even
dividers ensure that the output duty cycle is always 50%. Table 8
illustrates the various output configurations, the table describes
the outputs using the input clock frequency CLK as a reference.
The feedback divider division settings establish the output
relationship, in addition, it must be ensured that the VCO will be
stable given the frequency of the outputs desired. The feedback
frequency should be used to situate the VCO into a frequency
range in which the PLL will be stable. The design of the PLL
supports output frequencies from 50 MHz to 200 MHz while the
VCO frequency range is specified from 200 MHz to 400 MHz and
should not be exceeded for stable operation.
Table 8. Output Frequency Relationship(1) for QFB Connected to FB_IN
1. Output frequency relationship with respect to input reference frequency CLK. The VCO frequency range is always 200–400.
Configuration Inputs
Input Frequency
Range CLK
[MHz]
Output Frequency Ratio and Range
FSEL_FB
FSELA
FSELB
FSELC
Ratio, QAx [MHz]
Ratio, QBx [MHz]
Ratio, QCx [MHz]
0
25.0–50.0
4CLK (100–200)
4CLK
(100–200)
0
1
4CLK (100–200)
2CLK (50.0–100)
0
1
0
4CLK (100–200)
2CLK (50.0–100)
4CLK
(100–200)
0
1
4CLK (100–200)
2CLK (50.0–100)
0
1
0
2CLK (50.0–100)
4CLK (100–200)
4CLK
(100–200)
0
1
0
1
2CLK (50.0–100)
4CLK (100–200)
2CLK (50.0–100)
0
1
0
2CLK (50.0–100)
4CLK
(100–200)
0
1
2CLK (50.0–100)
1
0
16.67–33.33
6CLK (100–200)
6CLK
(100–200)
1
0
1
6CLK (100–200)
3CLK (50.0–100)
1
0
1
0
6CLK (100–200)
3CLK (50.0–100)
6CLK
(100–200)
1
0
1
6CLK (100–200)
3CLK (50.0–100)
1
0
3CLK (50.0–100)
6CLK (100–200)
6CLK
(100–200)
1
0
1
3CLK (50.0–100)
6CLK (100–200)
3CLK (50.0–100)
1
0
3CLK (50.0–100)
6CLK
(100–200)
1
3CLK (50.0–100)
相关PDF资料 |
PDF描述 |
|---|---|
| MPC961CAC | IC BUFFER ZD 1:18 PLL 32-LQFP |
| MPC961PAC | IC BUFFER ZD 1:18 PLL 32-LQFP |
| MPC9653AAC | IC PLL CLK GEN 1:8 3.3V 32-LQFP |
| MPC9658AC | IC PLL CLK GEN 1:10 3.3V 32-LQFP |
| MPC9772FA | IC PLL CLK GEN 1:12 3.3V 52-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC9600AER2 | 功能描述:时钟缓冲器 RoHS:否 制造商:Texas Instruments 输出端数量:5 最大输入频率:40 MHz 传播延迟（最大值）: 电源电压-最大:3.45 V 电源电压-最小:2.375 V 最大功率耗散: 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:LLP-24 封装:Reel |
| MPC9600FA | 功能描述:IC CLOCK DRVR PLL LV 1:21 48LQFP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:39 系列:- 类型:* PLL:带旁路 输入:时钟 输出:时钟 电路数:1 比率 - 输入:输出:1:10 差分 - 输入:输出:是/是 频率 - 最大:170MHz 除法器/乘法器:无/无 电源电压:2.375 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:* 封装/外壳:* 供应商设备封装:* 包装:* |
| MPC9608 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:1:10 LVCMOS Zero Delay Clock Buffer |
| MPC9608AC | 功能描述:时钟缓冲器 RoHS:否 制造商:Texas Instruments 输出端数量:5 最大输入频率:40 MHz 传播延迟（最大值）: 电源电压-最大:3.45 V 电源电压-最小:2.375 V 最大功率耗散: 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:LLP-24 封装:Reel |
| MPC9608ACR2 | 功能描述:时钟缓冲器 RoHS:否 制造商:Texas Instruments 输出端数量:5 最大输入频率:40 MHz 传播延迟（最大值）: 电源电压-最大:3.45 V 电源电压-最小:2.375 V 最大功率耗散: 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:LLP-24 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。