- 您现在的位置：买卖IC网 > PDF目录189448 > OR3L225B7PS432-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 PDF资料下载
参数资料
| 型号： | OR3L225B7PS432-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| 封装： | EBGA-432 |
| 文件页数： | 30/77页 |
| 文件大小： | 873K |
| 代理商： | OR3L225B7PS432-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页当前第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页
36
PD78052, 78053, 78054, 78055, 78056, 78058
Data Sheet U12327EJ5V0DS00
11. ELECTRICAL SPECIFICATIONS
Absolute Maximum Ratings (TA = 25
°C)
Parameter
Symbol
Conditions
Ratings
Unit
Supply voltage
VDD
–0.3 to +7.0
V
AVDD
–0.3 to VDD + 0.3
V
AVREF0
–0.3 to VDD + 0.3
V
AVREF1
–0.3 to VDD + 0.3
V
AVSS
–0.3 to +0.3
V
Input voltage
VI1
P00 to P07, P10 to P17, P20 to P27, P30 to P37,
–0.3 to VDD + 0.3
V
P40 to P47, P50 to P57, P64 to P67, P70 to P72,
P120 to P127, P130, P131, X1, X2, XT2, RESET
VI2
P60 to P63
N-ch open drain
–0.3 to +16
V
Output voltage
VO
–0.3 to VDD + 0.3
V
Analog input voltage
VAN
P10 to P17
Analog input pin
AVSS – 0.3 to AVREF0 + 0.3
V
Output
IOH
Per pin
–10
mA
current, high
Total for P01 to P06, P30 to P37, P56, P57,
–15
mA
P60 to P67, P120 to P127
Total for P10 to P17, P20 to P27, P40 to P47,
–15
mA
P50 to P55, P70 to P72, P130, P131
Output
IOLNote
Per pin
Peak value
30
mA
current, low
rms value
15
mA
Total for P50 to P55
Peak value
100
mA
rms value
70
mA
Total for P56, P57, P60 to P63
Peak value
100
mA
rms value
70
mA
Total for P10 to P17, P20 to P27,
Peak value
50
mA
P40 to P47, P70 to P72, P130, P131 rms value
20
mA
Total for P01 to P06, P30 to P37,
Peak value
50
mA
P64 to P67, P120 to P127
rms value
20
mA
Operating ambient
TA
–40 to +85
°C
temperature
Storage
Tstg
–65 to +150
°C
temperature
Note The rms value should be calculated as follows: [rms value] = [Peak value]
× √Duty
Caution Product quality may suffer if the absolute maximum rating is exceeded even momentarily for any
parameter. That is, the absolute maximum ratings are rated values at which the product is on the
verge of suffering physical damage, and therefore the product must be used under conditions that
ensure that the absolute maximum ratings are not exceeded.
相关PDF资料 |
PDF描述 |
|---|---|
| OR3L225B7PS432I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS680-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B7PS680I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B8PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 333 MHz, PBGA432 |
| OR3L225B8PS680-DB | FPGA, 1444 CLBS, 166000 GATES, 333 MHz, PBGA680 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR3L225B8BC432-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B8BM680-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3LP26B | 制造商:AGERE 制造商全称:AGERE 功能描述:Field-Programmable System Chip (FPSC) Embedded Master/Target PCI Interface |
| OR3LP26BBA352-DB | 功能描述:FPGA - 现场可编程门阵列 FPSC PCI INTERFACE RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3LP26BBM680-DB | 功能描述:FPGA - 现场可编程门阵列 FPSC PCI INTERFACE RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。