- 您现在的位置：买卖IC网 > PDF目录189448 > OR3L225B7PS432-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 PDF资料下载
参数资料
| 型号： | OR3L225B7PS432-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| 封装： | EBGA-432 |
| 文件页数： | 50/77页 |
| 文件大小： | 873K |
| 代理商： | OR3L225B7PS432-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页当前第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页
54
PD78052, 78053, 78054, 78055, 78056, 78058
Data Sheet U12327EJ5V0DS00
(c) Serial interface channel 2
(i)
3-wire serial I/O mode (SCK2 ... Internal clock output)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
SCK2 cycle time
tKCY11
4.5 V
≤ VDD ≤ 6.0 V
800
ns
2.7 V
≤ VDD < 4.5 V
1600
ns
3200
ns
SCK2 high-/low-level
tKH11,VDD = 4.5 to 6.0 V
tKCY7/2 – 50
ns
width
tKL11
tKCY7/2 – 100
ns
SI2 setup time
tSIK11
4.5 V
≤ VDD ≤ 6.0 V
100
ns
(to SCK2
↑)
2.7 V
≤ VDD < 4.5 V
150
ns
300
ns
SI2 hold time
tKSI11
400
ns
(from SCK2
↑)
Delay time from SCK2
↓ tKSO11
C = 100 pFNote
300
ns
to SO2 output
Note C is the load capacitance of the SO2 output line.
(ii) 3-wire serial I/O mode (SCK2 ... External clock input)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
SCK2 cycle time
tKCY12
4.5 V
≤ VDD ≤ 6.0 V
800
ns
2.7 V
≤ VDD < 4.5 V
1600
ns
3200
ns
SCK2 high-/low-level
tKH12,
4.5 V
≤ VDD ≤ 6.0 V
400
ns
width
tKL12
2.7 V
≤ VDD < 4.5 V
800
ns
1600
ns
SI2 setup time
tSIK12
100
ns
(to SCK2
↑)
SI2 hold time
tKS1I2
400
ns
(from SCK2
↑)
Delay time from SCK2
↓ tKSO12
C = 100 pFNote
300
ns
to SO2 output
SCK2 rise, fall time
tR12,
When using external device
160
ns
tF12
expansion function
When not using external
1000
ns
device expansion function
Note C is the load capacitance of the SO2 output line.
相关PDF资料 |
PDF描述 |
|---|---|
| OR3L225B7PS432I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA432 |
| OR3L225B7PS680-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B7PS680I-DB | FPGA, 1444 CLBS, 166000 GATES, 266.4 MHz, PBGA680 |
| OR3L225B8PS432-DB | FPGA, 1444 CLBS, 166000 GATES, 333 MHz, PBGA432 |
| OR3L225B8PS680-DB | FPGA, 1444 CLBS, 166000 GATES, 333 MHz, PBGA680 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR3L225B8BC432-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3L225B8BM680-DB | 功能描述:FPGA - 现场可编程门阵列 11552 LUT 612 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3LP26B | 制造商:AGERE 制造商全称:AGERE 功能描述:Field-Programmable System Chip (FPSC) Embedded Master/Target PCI Interface |
| OR3LP26BBA352-DB | 功能描述:FPGA - 现场可编程门阵列 FPSC PCI INTERFACE RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR3LP26BBM680-DB | 功能描述:FPGA - 现场可编程门阵列 FPSC PCI INTERFACE RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。