- 您现在的位置：买卖IC网 > PDF目录378056 > PM73487-PI (PMC-SIERRA INC) 622 Mbps ATM Traffic Management Device PDF资料下载
参数资料
| 型号： | PM73487-PI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | 622 Mbps ATM Traffic Management Device |
| 中文描述： | ATM/SONET/SDH SUPPORT CIRCUIT, PBGA503 |
| 封装： | EPBGA-503 |
| 文件页数： | 76/251页 |
| 文件大小： | 3126K |
| 代理商： | PM73487-PI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页当前第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页
PM73487 QRT
PMC-Sierra, Inc.
PMC-980618
Issue 3
622 Mbps ATMTraffic Management Device
Released
Datasheet
64
4.3.1
Processor Interface Signals
4.3.2
Statistics Interface Signal
Table 8. Processor Interface Signals (38 Pins)
Signal Name
Ball
Type
Drive/
Input Level
Slew
Rate
Description
PCLK
C6
In
CMOS
Processor Clock
ADDRDATA(31:0)
B8, B7, D9, C8, D8,
E10, C10, E9, D10,
B10, C9, B9, C11,
E12, E11, E13, D11,
C12, D13, B11, B12,
D12, C13, B13, C14,
A13, B14, C15, D14,
E14, B15, E15
Bidir
5 ma/ 5 V or
LV TTL
Mod-
erate
(Mod)
Address/Data Bits 31 to 0
are part of the
32-bit processor address/data bus.
/ADS
C7
In
5 V or LV
TTL
Address/Data Status
is an active low sig-
nal that
indicates an address state.
W_/RD
E8
In
5 V or LV
TTL
Write_/Read
is an active high signal that
selects a write cycle when it is high.
/READY
D7
Out
5 ma
Mod
Ready
is an active low signal that indi-
cates the processor cycle is finished.
When this signal is deasserted, it is driven
high, then tristated.
/CS
A6
In
5 V or LV
TTL
Chip Select
is an active low signal that
selects the device for processor access.
/INTR
B6
Out
5 ma
Mod
Interrupt
is an active low signal that indi-
cates an interrupt is present.
Table 9. Statistics Interface Signal (1 Pin)
Signal Name
Ball
Type
Drive/
Input Level
Slew
Rate
Description
STATS_STRB
D6
Out
8 ma
Mod
STATS_STRB
is an active high signal that indicates a fixed
position in the cell time in the SYS_CLK domain. This can be
used to trigger external circuitry.
相关PDF资料 |
PDF描述 |
|---|---|
| PM73487 | 622 Mbps ATM Traffic Management Device |
| PM73488-PI | 5 Gbit/s ATM Switch Fabric Element |
| PM73488 | 5 Gbit/s ATM Switch Fabric Element |
| PM7349 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM7350 | Dual Serial Link, PHY Multiplexer |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM73488 | 制造商:PMC 制造商全称:PMC 功能描述:5 Gbit/s ATM Switch Fabric Element |
| PM73488PI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Telecommunication IC |
| PM73488-PI | 制造商:Rochester Electronics LLC 功能描述: 制造商:PMC-Sierra 功能描述: |
| PM7349 | 制造商:PMC 制造商全称:PMC 功能描述:Quad J2, E3 and DS-3 Framer |
发布紧急采购，3分钟左右您将得到回复。