- 您现在的位置：买卖IC网 > PDF目录378056 > PM73488-PI (PMC-SIERRA INC) 5 Gbit/s ATM Switch Fabric Element PDF资料下载
参数资料
| 型号： | PM73488-PI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | 5 Gbit/s ATM Switch Fabric Element |
| 中文描述： | ATM SWITCHING CIRCUIT, PBGA596 |
| 封装： | EPBGA-596 |
| 文件页数： | 107/135页 |
| 文件大小： | 1735K |
| 代理商： | PM73488-PI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页当前第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页
PMC-Sierra, Inc.
PM73488 QSE
L
PMC-980616
Issue 3
5 Gbit/s ATMSwitch Fabric Element
Released
Datasheet
109
9.3.28
CELL_START_OFFSET
Address: 86
h
Type: Read/Write
Format: Refer to the following table.
9.3.29
BP_CONTROL_REGISTER
Address: 87
h
Type: Read/Write
Format: Refer to the following table.
Note: The BP_CONTROL_REGISTER is typically used for fine-tuning multicast performance. For ini-
tial system bring-up, this register may be left at the power-up default value.
9.3.30
ACK_PAYLOAD
Address: 88
h
Type: Read/Write
Format: Refer to the following table.
Field (Bits)
Description
Not used
(7)
Write with a 0 to maintain future software compatibility.
(6:0)
Offset between (external) CELL_START and Local CELL_START (NOTE:
The CSTART offset must only be changed when the device is in
software reset.
) Legal values for this register are between 0 and 117.
Field (Bits)
Description
Not used
(7:4)
Write with a 0 to maintain future software compatibility.
GLOBAL_LIMIT_2
(3)
If 1, second port threshold is off.
GLOBAL_LIMIT_1
(2)
If 1, first port threshold is off.
PER_PORT_LIMIT
(1)
1
0
Each port allowed to have a maximum of 4 cells pending.
Each port allowed to have a maximum of 3 cells pending.
EARLY_BP
(0)
1
0
Early (hence conservative) backpressure.
Optimal backpressure.
Field (Bits)
Description
PARITY_NACK
(7:4)
ACK Payload for Parity Error Cells.
Reset to 8
h
(Default is ONACK).
相关PDF资料 |
PDF描述 |
|---|---|
| PM73488 | 5 Gbit/s ATM Switch Fabric Element |
| PM7349 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM7350 | Dual Serial Link, PHY Multiplexer |
| PM7350-PI | DUAL SERIAL LINK PHY MULTIPLEXER |
| PM7351 | OCTAL SERIAL LINK MULTIPLEXER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM7349 | 制造商:PMC 制造商全称:PMC 功能描述:Quad J2, E3 and DS-3 Framer |
| PM7349-BI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Telecommunication IC |
| PM7350 | 制造商:PMC 制造商全称:PMC 功能描述:DUAL SERIAL LINK PHY MULTIPLEXER |
发布紧急采购，3分钟左右您将得到回复。