- 您现在的位置：买卖IC网 > PDF目录378056 > PM73488-PI (PMC-SIERRA INC) 5 Gbit/s ATM Switch Fabric Element PDF资料下载
参数资料
| 型号： | PM73488-PI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | 5 Gbit/s ATM Switch Fabric Element |
| 中文描述： | ATM SWITCHING CIRCUIT, PBGA596 |
| 封装： | EPBGA-596 |
| 文件页数： | 87/135页 |
| 文件大小： | 1735K |
| 代理商： | PM73488-PI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页当前第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页
PMC-Sierra, Inc.
PM73488 QSE
L
PMC-980616
Issue 3
5 Gbit/s ATMSwitch Fabric Element
Released
Datasheet
89
8.4
Timing for the CTRL_IN, STAT_OUT, TEST_MODE, IDDTN and DEBUG(1:0) signals is shown in Table 29.
Miscellaneous Timing
Figure 40 shows the reset pin (RESET) timing. The RESET signal must be asserted for a minimum time (
Tres
) to be
properly processed internal to the QSE. The QSE remains in reset while RESET is asserted, and starts performing
normally after
Trstproc
.
a. For the phase aligners to lock.
b. In real applications the output skew will be lower than 1.9ns. The reason for this is as follows. When all
pins are equally loaded, SE_SOC_OUT is faster than all the SE_D_OUTs by (upto) 1.9ns. However, in real
applications SE_SOC_OUT will have fan-out of four, and hence will be loaded four times as much as the
other pins. This will slow down SE_SOC_OUT and hence lower the output skew.
Table 29.
CTRL_IN, STAT_OUT, TEST_MODE and DEBUG Timing
Symbol
Parameter
Signals
Min
Max
Unit
Tdasu
Control signal setup
STAT_OUT (when it behaves as i/p)
4
ns
Tdasu
Control signal setup
CTRL_IN
4
ns
Tdaho
Control signal setup
TEST_MODE
10
ns
Tdaho
Control signal setup
IDDTN
10
ns
Tdaho
Control signal hold
STAT_OUT (when it behaves as i/p)
0
ns
Tdaho
Control signal hold
CTRL_IN
0
ns
Tdaho
Control signal hold
TEST_MODE
10
ns
Tdaho
Control signal hold
IDDTN
10
ns
Tdaq
Output delay from SE_CLK
STAT_OUT (when it behaves as o/p)
1
10
ns
Tdeq
Output delay from SE_CLK
DEBUG(1,0),
1.5
14
ns
Figure 40. Reset Timing
Symbol
Parameter
Signals
Min
Max
Unit
Tres
Reset assertion time
RESET
10
SE_CLK periods
Trstproc
Reset processing time
RESET
2
3
SE_CLK periods
Trstproc
Tres
SE_CLK
RESET
CELL_START(i)
相关PDF资料 |
PDF描述 |
|---|---|
| PM73488 | 5 Gbit/s ATM Switch Fabric Element |
| PM7349 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM7350 | Dual Serial Link, PHY Multiplexer |
| PM7350-PI | DUAL SERIAL LINK PHY MULTIPLEXER |
| PM7351 | OCTAL SERIAL LINK MULTIPLEXER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM7349 | 制造商:PMC 制造商全称:PMC 功能描述:Quad J2, E3 and DS-3 Framer |
| PM7349-BI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Telecommunication IC |
| PM7350 | 制造商:PMC 制造商全称:PMC 功能描述:DUAL SERIAL LINK PHY MULTIPLEXER |
发布紧急采购，3分钟左右您将得到回复。