SC9RS08KA1J3CDB PDF资料下载(52/134 页)8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PDSO6

您好，
买卖IC网欢迎您。
请登录
免费注册

您现在的位置：买卖IC网 > PDF目录225148 > SC9RS08KA1J3CDB (FREESCALE SEMICONDUCTOR INC) 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PDSO6 PDF资料下载

参数资料

型号：	SC9RS08KA1J3CDB
厂商：	FREESCALE SEMICONDUCTOR INC
元件分类：	微控制器/微处理器
英文描述：	8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PDSO6
封装：	3 X 3 MM, 0.80 MM HEIGHT, ROHS COMPLIANT, DFN-6
文件页数：	52/134页
文件大小：	3114K
代理商：	SC9RS08KA1J3CDB

第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页当前第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页

Chapter 3 Modes of Operation

SC9RS08KA2 Series Data Sheet, Rev. 1

Freescale Semiconductor

the IREFSTEN bit. For the ICS to run in stop, the LVDE and LVDSE bits in the SPMSC1 must both be

set before entering stop.

3.6.1

Active BDM Enabled in Stop Mode

Entry into active background mode from run mode is enabled if the ENBDM bit in BDCSCR is set. This

executes a STOP instruction, the system clocks to the background debug logic remain active when the

MCU enters stop mode so background debug communication is still possible. In addition, the voltage

regulator does not enter its low-power standby state; it maintains full internal regulation.

Most background commands are not available in stop mode. The memory-access-with-status commands

do not allow memory access, but they report an error indicating that the MCU is in either stop or wait

mode. The BACKGROUND command can be used to wake the MCU from stop and enter active

background mode if the ENBDM bit is set. After active background mode is entered, all background

commands are available.

Table 3-3 summarizes the behavior of the MCU in stop when entry into the active background mode is

enabled.

3.6.2

LVD Enabled in Stop Mode

The LVD system is capable of generating either an interrupt or a reset when the supply voltage drops below

the LVD voltage. If the LVD is enabled in stop (LVDE and LVDSE bits in SPMSC1 both set) at the time

the CPU executes a STOP instruction, the voltage regulator remains active.

Table 3-4 summarizes the behavior of the MCU in stop when LVD reset is enabled.

Table 3-3. BDM Enabled Stop Mode Behavior

Mode

CPU

Digital

Peripherals

ICS

ACMP

Regulator

I/O Pins

RTI

Stop

Standby

Optionally

States held

Optionally on

Table 3-4. LVD Enabled Stop Mode Behavior