- 您现在的位置：买卖IC网 > PDF目录300033 > TMP89FH42UG 8-BIT, FLASH, 10 MHz, MICROCONTROLLER, PQFP44 PDF资料下载
参数资料
| 型号： | TMP89FH42UG |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, FLASH, 10 MHz, MICROCONTROLLER, PQFP44 |
| 封装： | 10 X 10 MM, 0.80 MM PITCH, LEAD FREE, PLASTIC, LQFP-44 |
| 文件页数： | 245/317页 |
| 文件大小： | 6434K |
| 代理商： | TMP89FH42UG |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页当前第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页
Note 3: If the STOP mode is activated with SYSCR1<OUTEN> set at "0", the port internal input is fixed to "0". Therefore, an
external interrupt may be set at the falling edge, depending on the pin state when the STOP mode is activated.
Note 4: The P11 pin is also used as the STOP pin. When the STOP mode is activated, the pin reverts to high impedance state
and is put in input mode, regardless of the state of SYSCR1<OUTEN>.
Note 5: Writing of the second byte data will be executed improperly if the operation is switched to the STOP state by an instruction,
such as LDW, which executes 2-byte data transfer at a time.
Note 6: Don't set SYSCK1<DV9CK> to "1" before the oscillation of the low-frequency clock oscillation circuit becomes stable.
Note 7: In the SLOW1/2 or SLEEP1 mode, fs/4 is input to stage 9 of the divider, regardless of the state of SYSCR1< DV9CK >.
System control register 2
SYSCR2
(0x0FDD)
7
6
5
4
3
2
1
0
Bit Symbol
-
XEN
XTEN
SYSCK
IDLE
TGHALT
-
Read/Write
R
R/W
R
After reset
0
1
0
XEN
Controls the high-frequency clock
oscillation circuit
0 :
1 :
Stop oscillation
Continue or start oscillation
XTEN
Controls the low-frequency clock os-
cillation circuit
0 :
1 :
Stop oscillation
Continue or start oscillation
SYSCK
Selects a system clock
0 :
1 :
Gear clock (fcgck) (NORMAL1/2 or IDLE1/2 mode)
Low-frequency clock (fs/4) (SLOW1/2 or SLEEP1 mode)
IDLE
CPU and WDT control
(IDLE1/2 or SLEEP1 mode)
0 :
1 :
Operate the CPU and the WDT
Stop the CPU and the WDT (Activate IDLE1/2 or SLEEP1 mode)
TGHALT
TG control
(IDLE0 or SLEEP0 mode)
0 :
1 :
Enable the clock supply from the TG to all the peripheral circuits
Disable the clock supply from the TG to the peripheral circuits except the
TBT (Activate IDLE0 or SLEEP0 mode)
Note 1: fcgck: Gear clock [Hz], fs: Low-frequency clock [Hz]
Note 2: WDT: Watchdog timer, TG: Timing generator
Note 3: Don't set both SYSCR2<IDLE> and SYSCR2<TGHALT> to "1" simultaneously.
Note 4: Writing of the second byte data will be executed improperly if the operation is switched to the IDLE state by an instruction,
such as LDW, which executes 2-byte data transfer at a time.
Note 5: When the IDLE1/2 or SLEEP1 mode is released, SYSCR2<IDLE> is cleared to "0" automatically.
Note 6: When the IDLE0 or SLEEP0 mode is released, SYSCR2<TGHALT> is cleared to "0" automatically.
Note 7: Bits 7, 1 and 0 of SYSCR2 are read as "0".
Warm-up counter control register
WUCCR
(0x0FCD)
7
6
5
4
3
2
1
0
Bit Symbol
WUCRST
-
WUCDIV
WUCSEL
-
Read/Write
W
R
R/W
R
After reset
0
1
0
1
WUCRST
Resets and stops the warm-up coun-
ter
0 :
1 :
-
Clear and stop the counter
WUCDIV
Selects the frequency division of the
warm-up counter source clock
00 :
01 :
10 :
11 :
Source clock
Source clock / 2
Source clock / 22
Source clock / 23
WUCSEL
Selects the warm-up counter source
clock
0 :
1 :
Select the high-frequency clock (fc)
Select the low-frequency clock (fs)
Note 1: fc: High-frequency clock [Hz], fs: Low-frequency clock [Hz]
Note 2: WUCCR<WUCRST> is cleared to "0" automatically, and need not be cleared to "0" after being set to "1".
TMP89FH42
Page 17
RA004
相关PDF资料 |
PDF描述 |
|---|---|
| TMP91FW60FG | MICROCONTROLLER, PQFP100 |
| TMPG06-24A-4 | 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE |
| TMPG06-8.2A-23 | 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE |
| TMPZ5250LR | 20 V, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, TO-236AB |
| TMPZ5233R | 6 V, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, TO-236AA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMP89FH42UG(JZ) | 制造商:Toshiba America Electronic Components 功能描述:MCU 8BIT 16384BYTES FLASH 44LQFP |
| TMP89FH46 | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:8 Bit Microcontroller |
| TMP89FH46DUG | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:Microcomputers / Microcomputer Development Systems |
| TMP89FH46LDUG | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:Microcomputers / Microcomputer Development Systems |
| TMP89FM40NG | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:Microcomputers / Microcomputer Development Systems |
发布紧急采购，3分钟左右您将得到回复。