- 您现在的位置：买卖IC网 > PDF目录2120 > XC68C812A4PVE5 (Freescale Semiconductor)MCU 16BIT LOW VOLT 112-LQFP PDF资料下载
参数资料
| 型号： | XC68C812A4PVE5 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 27/242页 |
| 文件大小： | 0K |
| 描述： | MCU 16BIT LOW VOLT 112-LQFP |
| 标准包装： | 60 |
| 系列： | HC12 |
| 核心处理器： | CPU12 |
| 芯体尺寸： | 16-位 |
| 速度： | 5MHz |
| 连通性： | SCI，SPI |
| 外围设备： | POR，WDT |
| 输入/输出数： | 83 |
| 程序存储器容量： | 4KB（4K x 8） |
| 程序存储器类型： | EEPROM |
| RAM 容量： | 1K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 3 V ~ 3.6 V |
| 数据转换器： | A/D 8x8b |
| 振荡器型： | 内部 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 112-LQFP |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页当前第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页
Standard Timer Module
MC68HC812A4 Data Sheet, Rev. 7
122
Freescale Semiconductor
12.4 Functional Description
This section provides a functional description of the standard timer.
12.4.1 Prescaler
The prescaler divides the module clock by 1, 2, 4, 8, 16, or 32. The prescaler select bits, PR2, PR1, and
PR0, select the prescaler divisor. PR2, PR1, and PR0 are in the timer mask 2 register (TMSK2).
12.4.2 Input Capture
Clearing the I/O (input/output) select bit, IOSx, configures channel x as an input capture channel. The
input capture function captures the time at which an external event occurs. When an active edge occurs
on the pin of an input capture channel, the timer transfers the value in the timer counter into the timer
channel registers, TIMCxH and TIMCxL.
In 8-bit MCUs, the low byte of the timer channel register (TIMCxL) is held for one bus cycle after the high
byte (TIMCxH) is read. This allows coherent reading of the timer channel such that an input capture does
not occur between two back-to-back 8-bit reads. To read the 16-bit timer channel register, use a
double-byte read instruction such as LDD or LDX.
The minimum pulse width for the input capture input is greater than two module clocks.
The input capture function does not force data direction. The timer port data direction register controls the
data direction of an input capture pin. Pin conditions can trigger an input capture on a pin configured as
an input. Software can trigger an input capture on an input capture pin configured as an output.
An input capture on channel x sets the CxF flag. The CxI bit enables the CxF flag to generate interrupt
requests.
12.4.3 Output Compare
Setting the I/O select bit, IOSx, configures channel x as an output compare channel. The output compare
function can generate a periodic pulse with a programmable polarity, duration, and frequency. When the
timer counter reaches the value in the channel registers of an output compare channel, the timer can set,
clear, or toggle the channel pin. An output compare on channel x sets the CxF flag. The CxI bit enables
the CxF flag to generate interrupt requests.
The output mode and level bits, OMx and OLx, select set, clear, or toggle on output compare. Clearing
both OMx and OLx disconnects the pin from the output logic.
$00AE
Timer Port Data Register
(PORTT)
Read:
PT7
PT6
PT5
PT4
PT3
PT2
PT1
PT0
Write:
Reset:
Unaffected by reset
$00AF
Timer Port Data Direction
Register (DDRT)
Read:
Bit 7
5
4321
Bit 0
Write:
Reset:
000
00000
Addr.
Register Name
Bit 7
6
5
4321
Bit 0
= Unimplemented
R
= Reserved
Figure 12-2. I/O Register Summary (Sheet 4 of 4)
相关PDF资料 |
PDF描述 |
|---|---|
| XC74UL00AANR | IC GATE NAND 2-INP 25SSOT |
| XC74UL02AANR | IC GATE NOR 2-INP SSOT25 |
| XC74UL04AANR | IC INVERTER SSOT25 |
| XC74UL08AANR | IC GATE AND 2-INP SSOT25 |
| XC74UL14AANR | IC INV SCHMITT TRIGGER SSOT25 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC68DP356ZP25 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Telecommunication IC |
| XC68DP356ZP25V | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Telecommunication IC |
| XC68EC040RC25A | 制造商:Motorola 功能描述:68EC040 |
| XC68EC060RC66E | 制造商:Motorola Inc 功能描述: 制造商:Motorola Inc 功能描述:68EC060RC66E |
| XC68EN302PV20B | 制造商:Motorola Inc 功能描述:68EN302PV20B |
发布紧急采购，3分钟左右您将得到回复。