- 您现在的位置：买卖IC网 > PDF目录2120 > XC68C812A4PVE5 (Freescale Semiconductor)MCU 16BIT LOW VOLT 112-LQFP PDF资料下载
参数资料
| 型号： | XC68C812A4PVE5 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 66/242页 |
| 文件大小： | 0K |
| 描述： | MCU 16BIT LOW VOLT 112-LQFP |
| 标准包装： | 60 |
| 系列： | HC12 |
| 核心处理器： | CPU12 |
| 芯体尺寸： | 16-位 |
| 速度： | 5MHz |
| 连通性： | SCI，SPI |
| 外围设备： | POR，WDT |
| 输入/输出数： | 83 |
| 程序存储器容量： | 4KB（4K x 8） |
| 程序存储器类型： | EEPROM |
| RAM 容量： | 1K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 3 V ~ 3.6 V |
| 数据转换器： | A/D 8x8b |
| 振荡器型： | 内部 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 112-LQFP |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页当前第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页
Serial Communications Interface Module (SCI)
MC68HC812A4 Data Sheet, Rev. 7
158
Freescale Semiconductor
register can accept new data from the internal data bus. If the transmit interrupt enable bit, TIE, in SCI
control register 2 (SCCR2) is also set, the TDRE flag generates an SCI interrupt request.
When the transmit shift register is not transmitting a frame, the TXD pin goes to the idle condition, logic 1.
If at any time software clears the TE bit in SCI control register 2 (SCCR2), the transmitter and receiver
relinquish control of the port I/O pins.
If software clears TE while a transmission is in progress (TC = 0), the frame in the transmit shift register
continues to shift out. Then the TXD pin reverts to being a general-purpose I/O pin even if there is data
pending in the SCI data register. To avoid accidentally cutting off the last frame in a message, always wait
for TDRE to go high after the last frame before clearing TE.
To separate messages with preambles with minimum idle line time, use this sequence between
messages:
1.
Write the last byte of the first message to SCDRH/L.
2.
Wait for the TDRE flag to go high, indicating the transfer of the last frame to the transmit shift
register.
3.
Queue a preamble by clearing and then setting the TE bit.
4.
Write the first byte of the second message to SCDRH/L.
When the SCI relinquishes the TXD pin, the PORTS and DDRS registers control the TXD pin.
To force TXD high when turning off the transmitter, set bit 1 of the port S register (PORTS) and bit 1 of
the port S data direction register (DDRS). The TXD pin goes high as soon as the SCI relinquishes it.
14.5.3.3 Break Characters
Writing a logic 1 to the send break bit, SBK, in SCI control register 2 (SCCR2) loads the transmit shift
register with a break character. A break character contains all logic 0s and has no start, stop, or parity bit.
Break character length depends on the M bit in SCI control register 1 (SCCR1). As long as SBK is at
logic 1, transmitter logic continuously loads break characters into the transmit shift register. After software
clears the SBK bit, the shift register finishes transmitting the last break character and then transmits at
least one logic 1. The automatic logic 1 at the end of a break character guarantees the recognition of the
start bit of the next frame.
The SCI recognizes a break character when a start bit is followed by eight or nine logic 0 data bits and a
logic 0 where the stop bit should be. Receiving a break character has these effects on SCI registers:
Sets the framing error flag, FE
Sets the receive data register full flag, RDRF
Clears the SCI data registers, SCDRH/L
May set the overrun flag, OR, noise flag, NF, parity error flag, PE, or the receiver active flag, RAF
14.5.3.4 Idle Characters
An idle character contains all logic 1s and has no start, stop, or parity bit. Idle character length depends
on the M bit in SCI control register 1 (SCCR1). The preamble is a synchronizing idle character that begins
the first transmission initiated after writing the TE bit from 0 to 1.
If the TE bit is cleared during a transmission, the TXD pin becomes idle after completion of the
transmission in progress. Clearing and then setting the TE bit during a transmission queues an idle
character to be sent after the frame currently being transmitted.
相关PDF资料 |
PDF描述 |
|---|---|
| XC74UL00AANR | IC GATE NAND 2-INP 25SSOT |
| XC74UL02AANR | IC GATE NOR 2-INP SSOT25 |
| XC74UL04AANR | IC INVERTER SSOT25 |
| XC74UL08AANR | IC GATE AND 2-INP SSOT25 |
| XC74UL14AANR | IC INV SCHMITT TRIGGER SSOT25 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC68DP356ZP25 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Telecommunication IC |
| XC68DP356ZP25V | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Telecommunication IC |
| XC68EC040RC25A | 制造商:Motorola 功能描述:68EC040 |
| XC68EC060RC66E | 制造商:Motorola Inc 功能描述: 制造商:Motorola Inc 功能描述:68EC060RC66E |
| XC68EN302PV20B | 制造商:Motorola Inc 功能描述:68EN302PV20B |
发布紧急采购，3分钟左右您将得到回复。