参数资料
| 型号： | XC6VCX195T-2FFG784I |
| 厂商： | Xilinx Inc |
| 文件页数： | 28/52页 |
| 文件大小： | 0K |
| 描述： | IC FPGA VIRTEX 6 199K 784FFGBGA |
| 产品培训模块： | Virtex-6 FPGA Overview |
| 产品变化通告： | Virtex-6 FIFO Input Logic Reset 18/Apr/2011 |
| 标准包装： | 1 |
| 系列： | Virtex® 6 CXT |
| LAB/CLB数： | 15600 |
| 逻辑元件/单元数： | 199680 |
| RAM 位总计： | 12681216 |
| 输入/输出数： | 400 |
| 电源电压： | 0.95 V ~ 1.05 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 784-BBGA，FCBGA |
| 供应商设备封装： | 784-FCBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页当前第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页
Virtex-6 CXT Family Data Sheet
DS153 (v1.6) February 11, 2011
Product Specification
34
Input/Output Delay Switching Characteristics
CLB Switching Characteristics
Table 46: Input/Output Delay Switching Characteristics
Symbol
Description
Speed Grade
Units
-2
-1
IDELAYCTRL
TDLYCCO_RDY
Reset to Ready for IDELAYCTRL
3
s
FIDELAYCTRL_REF
REFCLK frequency
200
MHz
IDELAYCTRL_REF_PRECISION REFCLK precision
±10
MHz
TIDELAYCTRL_RPW
Minimum Reset pulse width
50
ns
IODELAY
TIDELAYRESOLUTION
IODELAY Chain Delay Resolution
1/(32 x 2 x FREF)
ps
TIDELAYPAT_JIT
Pattern dependent period jitter in delay chain for clock
pattern.(1)
00
ps
per tap
Pattern dependent period jitter in delay chain for
random data pattern.(2)
±5
ps
per tap
Pattern dependent period jitter in delay chain for
random data pattern.(3)
±9
ps
per tap
TIODELAY_CLK_MAX
Maximum frequency of CLK input to IODELAY
300
MHz
TIODCCK_CE / TIODCKC_CE
CE pin Setup/Hold with respect to CK
0.65/–0.09
ns
TIODCK_INC/ TIODCKC_INC
INC pin Setup/Hold with respect to CK
0.31/–0.00
ns
TIODCCK_RST/ TIODCKC_RST
RST pin Setup/Hold with respect to CK
0.69/–0.08
ns
TIODDO_T
TSCONTROL delay to MUXE/MUXF switching and
through IODELAY
Note 4
ps
TIODDO_IDATAIN
Propagation delay through IODELAY
Note 4
ps
TIODDO_ODATAIN
Propagation delay through IODELAY
Note 4
ps
Notes:
1.
When HIGH_PERFORMANCE mode is set to TRUE or FALSE.
2.
When HIGH_PERFORMANCE mode is set to TRUE
3.
When HIGH_PERFORMANCE mode is set to FALSE.
4.
Delay depends on IODELAY tap setting. See the TRACE report for actual values.
Table 47: CLB Switching Characteristics
Symbol
Description
Speed Grade
Units
-2
-1
Combinatorial Delays
TILO
An – Dn LUT address to A
0.08
ns, Max
An – Dn LUT address to AMUX/CMUX
0.23
0.25
ns, Max
An – Dn LUT address to BMUX_A
0.37
0.41
ns, Max
TITO
An – Dn inputs to A – D Q outputs
0.79
0.91
ns, Max
TAXA
AX inputs to AMUX output
0.42
0.48
ns, Max
TAXB
AX inputs to BMUX output
0.47
0.53
ns, Max
TAXC
AX inputs to CMUX output
0.52
0.60
ns, Max
TAXD
AX inputs to DMUX output
0.55
0.63
ns, Max
相关PDF资料 |
PDF描述 |
|---|---|
| ABB106DHFN-S578 | EDGECARD 212POS .050 SMD W/POSTS |
| XC5VLX110-1FFG1760C | IC FPGA VIRTEX-5 110K 1760FBGA |
| ACB106DHFD-S578 | EDGECARD 212POS .050 SMD W/POSTS |
| ABB106DHFD-S578 | EDGECARD 212POS .050 SMD W/POSTS |
| XC5VLX110-1FFG1153C | IC FPGA VIRTEX-5 110K 1153FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC6VCX240T | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-6 CXT Family Data Sheet |
| XC6VCX240T-1FF1156C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 241152 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA 600 I/O 1156FCBGA |
| XC6VCX240T-1FF1156I | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 241152 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 240K 1156BGA 制造商:Xilinx 功能描述:IC FPGA 600 I/O 1156FCBGA |
| XC6VCX240T-1FF784C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 241152 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 240K 784BGA |
| XC6VCX240T-1FF784I | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 241152 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA 400 I/O 784FCBGA |
发布紧急采购，3分钟左右您将得到回复。