参数资料
| 型号： | XC6VCX195T-2FFG784I |
| 厂商： | Xilinx Inc |
| 文件页数： | 38/52页 |
| 文件大小： | 0K |
| 描述： | IC FPGA VIRTEX 6 199K 784FFGBGA |
| 产品培训模块： | Virtex-6 FPGA Overview |
| 产品变化通告： | Virtex-6 FIFO Input Logic Reset 18/Apr/2011 |
| 标准包装： | 1 |
| 系列： | Virtex® 6 CXT |
| LAB/CLB数： | 15600 |
| 逻辑元件/单元数： | 199680 |
| RAM 位总计： | 12681216 |
| 输入/输出数： | 400 |
| 电源电压： | 0.95 V ~ 1.05 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 784-BBGA，FCBGA |
| 供应商设备封装： | 784-FCBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页当前第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页
Virtex-6 CXT Family Data Sheet
DS153 (v1.6) February 11, 2011
Product Specification
43
BPI Master Flash Mode Programming Switching
TBPICCO(2)
ADDR[25:0], RS[1:0], FCS_B, FOE_B, FWE_B outputs
valid after CCLK rising edge at 2.5V
66
ns
ADDR[25:0], RS[1:0], FCS_B, FOE_B, FWE_B outputs
valid after CCLK rising edge at 1.8V
66
ns
TBPIDCC/TBPICCD
Setup/Hold on D[15:0] data input pins
4.0/0.0
ns
TINITADDR
Minimum period of initial ADDR[25:0] address cycles
3
CCLK cycles
SPI Master Flash Mode Programming Switching
TSPIDCC/TSPIDCCD
DIN Setup/Hold before/after the rising CCLK edge
3.0/0.0
ns
TSPICCM
MOSI clock to out at 2.5V
6
ns
MOSI clock to out at 1.8V
6
ns
TSPICCFC
FCS_B clock to out at 2.5V
6
ns
FCS_B clock to out at 1.8V
6
ns
TFSINIT/TFSINITH
FS[2:0] to INIT_B rising edge Setup and Hold
2
s
CCLK Output (Master Modes)
TMCCKL
Master CCLK clock Low time duty cycle
45/55
%, Min/Max
TMCCKH
Master CCLK clock High time duty cycle
45/55
%, Min/Max
CCLK Input (Slave Modes)
TSCCKL
Slave CCLK clock minimum Low time
2.5
ns, Min
TSCCKH
Slave CCLK clock minimum High time
2.5
ns, Min
Dynamic Reconfiguration Port (DRP) for MMCM Before and After DCLK
FDCK
Maximum frequency for DCLK
200
MHz
TMMCMDCK_DADDR/
TMMCMCKD_DADDR
DADDR Setup/Hold
1.63/0.00 1.63/0.00
ns
TMMCMDCK_DI/TMMCMCKD_DI
DI Setup/Hold
1.63/0.00 1.63/0.00
ns
TMMCMDCK_DEN/TMMCMCKD_DEN
DEN Setup/Hold time
1.63/0.00 1.63/0.00
ns
TMMCMDCK_DWE/TMMCMCKD_DWE
DWE Setup/Hold time
1.63/0.00 1.63/0.00
ns
TMMCMCKO_DO
CLK to out of DO(3)
3.64
ns
TMMCMCKO_DRDY
CLK to out of DRDY
0.38
ns
Notes:
1.
To support longer delays in configuration, use the design solutions described in Virtex-6 FPGA Configuration Guide.
2.
Only during configuration, the last edge is determined by a weak pull-up/pull-down resistor in the I/O.
3.
DO will hold until next DRP operation.
Table 52: Configuration Switching Characteristics (Cont’d)
Symbol
Description
Speed Grade
Units
-2
-1
相关PDF资料 |
PDF描述 |
|---|---|
| ABB106DHFN-S578 | EDGECARD 212POS .050 SMD W/POSTS |
| XC5VLX110-1FFG1760C | IC FPGA VIRTEX-5 110K 1760FBGA |
| ACB106DHFD-S578 | EDGECARD 212POS .050 SMD W/POSTS |
| ABB106DHFD-S578 | EDGECARD 212POS .050 SMD W/POSTS |
| XC5VLX110-1FFG1153C | IC FPGA VIRTEX-5 110K 1153FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC6VCX240T | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-6 CXT Family Data Sheet |
| XC6VCX240T-1FF1156C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 241152 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA 600 I/O 1156FCBGA |
| XC6VCX240T-1FF1156I | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 241152 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 240K 1156BGA 制造商:Xilinx 功能描述:IC FPGA 600 I/O 1156FCBGA |
| XC6VCX240T-1FF784C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 241152 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 240K 784BGA |
| XC6VCX240T-1FF784I | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 241152 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA 400 I/O 784FCBGA |
发布紧急采购，3分钟左右您将得到回复。