参数资料
| 型号： | XRT8001ID-F |
| 厂商： | Exar Corporation |
| 文件页数： | 30/48页 |
| 文件大小： | 0K |
| 描述： | IC WAN T1/E1 DUAL 18SOIC |
| 标准包装： | 20 |
| 类型： | 时钟/频率发生器 |
| PLL： | 是 |
| 主要目的： | 以太网（WAN），T1/E1 |
| 输入： | 时钟 |
| 输出： | 时钟 |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:2 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 16.384kHz |
| 电源电压： | 3.3 V ~ 5 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 18-SOIC（0.295"，7.50mm 宽） |
| 供应商设备封装： | 18-SOIC |
| 包装： | 管件 |
| 其它名称： | 1016-1358-5 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页当前第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
XRT8001
36
Rev. 1.01
7.1 Synthesizing an “M x 2.048MHz” clock signal,
such that “M” can take on the value of “1”, “2”, “4”,
or “8” with a clock signal of 2.048MHz
Figure 21 presents a possible approach that can be
used. In this example, the user takes the 2.048MHz
clock signal, and runs it through an external “Divide-
by-32” counter (which is realized with two
74AHCT193). This “Divide-by-32” counter generates
a 64kHz clock signal, which is applied to the “FIN”
input pin of the XRT8001.
Serial_Data_Out
64kHz Clock Signal
Clear_Counter
2.048MHz_CLOCK
U1
XRT8001
3
18
1
16
17
8
6
13
11
FIN
SCLK
SDO
SDI
CS
MSB
CLK1
CLK2
LOCKDET
XRT8000_Select
M x 2.048MHz_CLOCK
WAN_CLOCK_PLL_LOCK_STATUS
U2
74AHCT193
15
1
10
9
5
4
11
14
3
2
6
7
12
13
A
B
C
D
UP
DN
LOAD
CLR
QA
QB
QC
QD
CO
BO
Serial_Clock
U3
74AHCT193
15
1
10
9
5
4
11
14
3
2
6
7
12
13
A
B
C
D
UP
DN
LOAD
CLR
QA
QB
QC
QD
CO
BO
R1
1K
1
2
M x 2.048MHz_CLOCK
+5V
Serial_Data_In
Figure 21: Circuit that inputs a 2.048MHz clock and generates a “M” x 2.048MHz clock
If the user configures the XRT8001 WAN Clock to
operate in the “
High Speed – Reverse” Mode, then
it will accepts a 64kHz clock signal (via the FIN
input) and generates an “M x 2.048MHz” clock
signal via both the CLK1 and CLK2 outputs.
NOTES:
1.
In this configuration, “M” can be configured to be of
value “1”, “2”, “4” or “8”.
2.
The steps required to configure the XRT8001 into the
“High Speed – Reverse” Mode are presented below.
7.2 Configuring the XRT8001 WAN Clock to operate
in the “High Speed – Reverse” Mode.
The following is a “six-step” procedure to configure the
XRT8001 WAN Clock into the “High Speed – Reverse”
Mode.
STEP 1 – Configure the XRT8001 to operate in the
“SLAVE” Mode, by pulling the “MSB” input pin (pin 8)
to GND (low).
STEP 2 – Write the binary expression “1101” into bit-
fields D4 through D1, within Command Register, CR0,
as indicated below.
Command Register, CR1 (Address = 0x01)
D4
D3
D2
D1
D0
M4
M3
M2
M1
PL2EN
1
0
1
X
相关PDF资料 |
PDF描述 |
|---|---|
| XRT8000ID-F | IC WAN CLOCK E1/E1 DUAL 18SOIC |
| D38999/24FH53SA | CONN RCPT 53POS JAM NUT W/SCKT |
| VE-BW0-MW-F2 | CONVERTER MOD DC/DC 5V 100W |
| MS3110F22-55SY | CONN RCPT 55POS WALL MNT W/SCKT |
| VE-BW0-MW-F1 | CONVERTER MOD DC/DC 5V 100W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XRT8001ID-F | 制造商:Exar Corporation 功能描述:WAN Clock IC |
| XRT8001IDTR-F | 功能描述:锁相环 - PLL RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| XRT8001IP | 制造商:EXAR 制造商全称:EXAR 功能描述:WAN Clock for T1 and E1 Systems |
| XRT8001IP-F | 功能描述:锁相环 - PLL RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| XRT8010 | 制造商:EXAR 制造商全称:EXAR 功能描述:312MHZ CLOCK & CRYSTAL MULTIPLIER WITH LVDS OUTPUTS |
发布紧急采购，3分钟左右您将得到回复。