参数资料
型号: XRT8001ID-F
厂商: Exar Corporation
文件页数: 37/48页
文件大小: 0K
描述: IC WAN T1/E1 DUAL 18SOIC
标准包装: 20
类型: 时钟/频率发生器
PLL:
主要目的: 以太网(WAN),T1/E1
输入: 时钟
输出: 时钟
电路数: 1
比率 - 输入:输出: 1:2
差分 - 输入:输出: 无/无
频率 - 最大: 16.384kHz
电源电压: 3.3 V ~ 5 V
工作温度: -40°C ~ 85°C
安装类型: 表面贴装
封装/外壳: 18-SOIC(0.295",7.50mm 宽)
供应商设备封装: 18-SOIC
包装: 管件
其它名称: 1016-1358-5
XRT8001
42
Rev. 1.01
Command Register, CR1 (Address = 0x01)
D4
D3
D2
D1
D0
M4
M3
M2
M1
PL2EN
0
1
NOTE: In order to synthesize and output a clock signal via
the “CLK2” output, the user must write a “1” into the “D0
(PL2EN) bit-field within Command Register, CR1, as
illustrated above.
The values within Command Registers CR2 and CR3
are “don’t care”.
STEP 4 – Enable the desired output signals: SYNC,
CLK1, CLK2, and LOCKDET.
This is accomplished by writing a “1” into the corre-
sponding bit-field, within Command Register, CR4, as
illustrated below.
Command Register, CR4 (Address = 0x04)
D4
D3
D2
D1
D0
SYNCEN
CLK1EN CLK2EN LDETDIS2 LDETDIS1
1
Once the user has executed these four (4) steps, then
the circuitry in Figure 24 is configured to accept a
1.544MHz clock signal (from the T1/E1 LIU) and
synthesize a 1.544MHz clock signal.
相关PDF资料
PDF描述
XRT8000ID-F IC WAN CLOCK E1/E1 DUAL 18SOIC
D38999/24FH53SA CONN RCPT 53POS JAM NUT W/SCKT
VE-BW0-MW-F2 CONVERTER MOD DC/DC 5V 100W
MS3110F22-55SY CONN RCPT 55POS WALL MNT W/SCKT
VE-BW0-MW-F1 CONVERTER MOD DC/DC 5V 100W
相关代理商/技术参数
参数描述
XRT8001ID-F 制造商:Exar Corporation 功能描述:WAN Clock IC
XRT8001IDTR-F 功能描述:锁相环 - PLL RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray
XRT8001IP 制造商:EXAR 制造商全称:EXAR 功能描述:WAN Clock for T1 and E1 Systems
XRT8001IP-F 功能描述:锁相环 - PLL RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray
XRT8010 制造商:EXAR 制造商全称:EXAR 功能描述:312MHZ CLOCK & CRYSTAL MULTIPLIER WITH LVDS OUTPUTS