参数资料
| 型号： | XRT8001ID-F |
| 厂商： | Exar Corporation |
| 文件页数： | 35/48页 |
| 文件大小： | 0K |
| 描述： | IC WAN T1/E1 DUAL 18SOIC |
| 标准包装： | 20 |
| 类型： | 时钟/频率发生器 |
| PLL： | 是 |
| 主要目的： | 以太网（WAN），T1/E1 |
| 输入： | 时钟 |
| 输出： | 时钟 |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:2 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 16.384kHz |
| 电源电压： | 3.3 V ~ 5 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 18-SOIC（0.295"，7.50mm 宽） |
| 供应商设备封装： | 18-SOIC |
| 包装： | 管件 |
| 其它名称： | 1016-1358-5 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页当前第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
XRT8001
40
Rev. 1.01
In this case, the user must set the “E1/T1* SELECT”
signal to “HIGH”, order to select “E1 rates” (2.048MHz).
By doing this, the 2.048MHz clock signal (from the T1/
E1 LIU) is selected and will be applied to the “FIN” input
of the XRT8001, and the XRT8001 will configured to
operate in the “Master” Mode.
At this point, the user will need to execute the appro-
priate steps in order to configure the XRT8001 into the
1.544MHz
U4
74AHCT193
15
1
10
9
5
4
11
14
3
2
6
7
12
13
A
B
C
D
UP
DN
LOAD
CLR
QA
QB
QC
QD
CO
BO
Load-in-64
E1/T1* SELECT
U1
XRT8001
3
18
1
16
17
8
6
13
11
FIN
SCLK
SDO
SDI
CS
MSB
CLK1
CLK2
LOCKDET
+5V
U5A
74AHCT04
1
2
LOCK_DET
1.544MHz
U2
74AHCT157
2
3
5
6
11
10
14
13
1
15
4
7
9
12
1A
1B
2A
2B
3A
3B
4A
4B
A/B
G
1Y
2Y
3Y
4Y
8001_SDO
U3
74AHCT193
15
1
10
9
5
4
11
14
3
2
6
7
12
13
A
B
C
D
UP
DN
LOAD
CLR
QA
QB
QC
QD
CO
BO
1.544MHz or 2.048MHz
Divide-by-193
8kHz or 2.048MHz
8001_SDI
8001_CS
E1/T1* SELECT
1.544MHz or 2.048MHz
8001_SCLK
“E1 to T1 Forward/Master” Mode.
9.1 Hardware and Software Implementation Details
Figure x presents a simple block diagram of a design
that can accept either a 1.544MHz or a 2.048MHz
clock signal, and synthesize a 1.544MHz clock signal.
Now we need to provide some details. Hence, Figure
24 presents a circuit schematic which realizes the
function, depicted in Figure 23.
Next, we describe how to configure the circuitry in
Figure 24 to accept a 2.048MHz clock signal, and
configure it to synthesize a 1.544MHz clock signal by
executing five steps. We also describe how to accept
a 1.544MHz clock signal and configure it to synthesize
a 1.544MHz clock.
9.2 Configuring the Circuitry in Figure 6 to accept
a 2.048MHz clock in order to synthesize a 1.544MHz
output clock.
STEP 1 – Drive the “E1/T1* SELECT” input pin to
“HIGH”. This step configures the “2:1 MUX” to select
and apply the 2.048MHz clock to the “FIN” input of the
XRT8001 WAN Clock, as well as configuring the
XRT8001 WAN Clock into the “Master Mode”.
NOTE: The next steps are devoted to configuring the
XRT8001 WAN Clock into the “E1 to T1 Forward/Master”
Mode.
STEP 2 – Write the binary value “1000” into Command
Register CR0 (within the XRT8001 WAN Clock) as
indicated below.
Command Register, CR0 (Address = 0x00)
D4
D3
D2
D1
D0
IOC4
IOC3
IOC2
IOC1
PL1EN
1
0
1
Figure 24: Hardware Design Implementation of Figure 23.
相关PDF资料 |
PDF描述 |
|---|---|
| XRT8000ID-F | IC WAN CLOCK E1/E1 DUAL 18SOIC |
| D38999/24FH53SA | CONN RCPT 53POS JAM NUT W/SCKT |
| VE-BW0-MW-F2 | CONVERTER MOD DC/DC 5V 100W |
| MS3110F22-55SY | CONN RCPT 55POS WALL MNT W/SCKT |
| VE-BW0-MW-F1 | CONVERTER MOD DC/DC 5V 100W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XRT8001ID-F | 制造商:Exar Corporation 功能描述:WAN Clock IC |
| XRT8001IDTR-F | 功能描述:锁相环 - PLL RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| XRT8001IP | 制造商:EXAR 制造商全称:EXAR 功能描述:WAN Clock for T1 and E1 Systems |
| XRT8001IP-F | 功能描述:锁相环 - PLL RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| XRT8010 | 制造商:EXAR 制造商全称:EXAR 功能描述:312MHZ CLOCK & CRYSTAL MULTIPLIER WITH LVDS OUTPUTS |
发布紧急采购，3分钟左右您将得到回复。