参数资料
| 型号： | AD9548BCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 102/112页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN/SYNCHRONIZR 88LFCSP |
| 产品变化通告： | AD9548 Mask Change 20/Oct/2010 |
| 标准包装： | 1 |
| 类型： | 时钟/频率发生器，同步器 |
| PLL： | 是 |
| 主要目的： | 以太网，SONET/SDH，Stratum |
| 输入： | CMOS，LVDS，LVPECL |
| 输出： | CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:1 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 750kHz |
| 电源电压： | 1.71 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 88-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 88-LFCSP-VQ（12x12） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页当前第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页
Data Sheet
AD9548
Rev. E | Page 9 of 112
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
Rise/Fall Time1 (20% to 80%)
10 pF load
3.3 V Supply
Strong Drive Strength Setting
0.5
2
ns
Weak Drive Strength Setting
8
14.5
ns
1.8 V Supply
1.5
2.5
ns
Duty Cycle
40
60
%
10 pF load
Output Voltage High (VOH)
Output driver static; strong drive strength
setting
AVDD3 = 3.3 V, IOH = 10 mA
2.6
V
AVDD3 = 3.3 V, IOH = 1 mA
2.9
V
AVDD3 = 1.8 V, IOH = 1 mA
1.5
V
Output Voltage Low (VOL)
Output driver static; strong drive strength
setting
AVDD3 = 3.3 V, IOL = 10 mA
0.3
V
AVDD3 = 3.3 V, IOL = 1 mA
0.1
V
AVDD3 = 1.8 V, IOL = 1 mA
0.1
V
OUTPUT TIMING SKEW
10 pF load
Between LVPECL Outputs
14
125
ps
Rising edge only; any divide value
Between LVDS Outputs
13
138
ps
Rising edge only; any divide value
Between CMOS 3.3 V Outputs
Strong Drive Strength Setting
23
240
ps
Weak Drive Strength Setting
24
ps
Between CMOS 1.8 V Outputs
40
ps
Weak drive not supported at 1.8 V
Between LVPECL Outputs and LVDS
Outputs
14
140
ps
Between LVPECL Outputs and CMOS
Outputs
19
ps
ZERO-DELAY TIMING SKEW
±5
ns
Output relative to active input reference;
output distribution synchronization to
active reference feature enabled; assumes
manual phase offset compensation of
deterministic latency
1
The listed values are for the slower edge (rise or fall).
DAC OUTPUT CHARACTERISTICS (DACOUTP/DACOUTN)
Table 12.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
DAC OUTPUT CHARACTERISTICS
(DACOUTP/DACOUTN)
Frequency Range
62.5
450
MHz
Output Offset Voltage
15
mV
This is the single-ended voltage at
either DAC output pin (no external
load) when the internal DAC code
implies that no current is delivered
to that pin.
Voltage Compliance Range
VSS 0.5
0.5
VSS + 0.5
V
Output Resistance
50
Single-ended, each pin has an
internal 50 termination to VSS.
Output Capacitance
5
pF
Full-Scale Output Current
20
mA
Programmable (8 mA to 31 mA; see
the DAC Output section).
Gain Error
12
+12
% FS
相关PDF资料 |
PDF描述 |
|---|---|
| V375C36M150BL3 | CONVERTER MOD DC/DC 36V 150W |
| MAX3676EHJ+ | IC CLOCK RECOVERY 32-TQFP |
| ADN2813ACPZ | IC CLK/DATA REC 1.25GBPS 48LFCSP |
| AD800-52BRZ | IC CLK\DATA RECOVERY PLL 20SOIC |
| SY87700VZH | IC CLK/DATA RECOVERY 3.3V 28SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9548BCPZ-REEL7 | 功能描述:IC CLOCK GEN/SYNCHRONIZR 88LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9548XCPZ | 制造商:Analog Devices 功能描述: |
| AD9549 | 制造商:AD 制造商全称:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer |
| AD9549/PCBZ | 制造商:Analog Devices 功能描述:DUAL INPUT NETWORK CLOCK GEN/SYNCHRONIZER - Bulk |
| AD9549A/PCBZ | 功能描述:BOARD EVALUATION FOR AD9549A RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
发布紧急采购，3分钟左右您将得到回复。