参数资料
| 型号： | AD9558BCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 79/104页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK TRANSLATOR 64LFCSP |
| 产品变化通告： | AD9558 Minor Metal Mask Change 17/Apr/2012 |
| 标准包装： | 1 |
| 类型： | 时钟/频率转换器 |
| PLL： | 是 |
| 主要目的： | 以太网，SONET/SDH，Stratum |
| 输入： | CMOS，LVDS，LVPECL |
| 输出： | CMOS，HSTL，LVDS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 4:6 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 1.25GHz |
| 电源电压： | 1.71 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 64-LFCSP-VQ（9x9） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页
AD9558
Data Sheet
Rev. B | Page 76 of 104
Table 52. IRQ Mask for Reference Inputs
Address
Bits
Bit Name
Description
0x020E
7
Reserved
6
REFB validated
Enables IRQ for indicating that REFB has been validated
5
REFB fault cleared
Enables IRQ for indicating that REFB has been cleared of a previous fault
4
REFB fault
Enables IRQ for indicating that REFB has been faulted
3
Reserved
2
REFA validated
Enables IRQ for indicating that REFA has been validated
1
REFA fault cleared
Enables IRQ for indicating that REFA has been cleared of a previous fault
0
REFA fault
Enables IRQ for indicating that REFA has been faulted
0x020F
[7:0]
Reserved
Table 53. Watchdog Timer 11
Address
Bits
Bit Name
Description
0x0210
[7:0]
Watchdog timer (ms)
Watchdog timer, Bits[7:0]; default: 0x00
0x0211
[7:0]
Watchdog timer, Bits[15:8]; default: 0x00
1
Note that the watchdog timer is expressed in units of milliseconds (ms). The default value is 0 (disabled).
DPLL CONFIGURATION (REGISTER 0x0300 TO REGISTER 0x032E)
Table 54. Free Run Frequency Tuning Word1
Address
Bits
Bit Name
Description
0x0300
[7:0]
30-bit free run frequency tuning word
Free run frequency tuning word, Bits[7:0]; default: 0x11
0x0301
[7:0]
Free run frequency tuning word, Bits[15:8]; default: 0x15
0x0302
[7:0]
Free run frequency tuning word, Bits[23:9]; default: 0x64
0x0303
[7:6]
Reserved
[5:0]
30-bit free run frequency word
Free run frequency tuning word, Bits[29:24]; default: 0x1B
1
Note that the default free run tuning word is 0x1B641511, which is used for 8 kHz/19.44 MHz = 622.08 MHz translation.
Table 55. Digital Oscillator Control
Address
Bits
Bit Name
Description
0x0304
[7:6]
Reserved
Default: 00b
5
DCO 4-level output
0 (default) = DCO 3-level output mode
1 = enables DCO 4-level output mode
4
Reserved
Reserved (must be set to 1b)
[3:0]
Reserved
Reserved (default: 0x0)
Table 56. DPLL Frequency Clamp
Address
Bits
Bit Name
Description
0x0306
[7:0]
Lower limit of pull-in range (expressed
as a 20-bit frequency tuning word)
Lower limit pull-in range, Bits[7:0].
Default: 0x51.
0x0307
[7:0]
Lower limit pull-in range, Bits[15:8].
Default: 0xB8.
0x0308
[7:4]
Reserved
Default: 0x0.
[3:0]
Lower limit of pull-in range
Lower limit pull-in range, Bits[19:16].
Default: 0x2.
0x0309
[7:0]
Upper limit of pull-in range
(expressed as a 20-bit frequency
tuning word)
Upper limit pull-in range, Bits[7:0].
Default: 0x3E.
0x030A
[7:0]
Upper limit pull-in range, Bits[15:8].
Default: 0x0A.
0x030B
[7:4]
Reserved
Default: 0x0.
[3:0]
Upper limit of pull-in range
Upper limit pull-in range, Bits[19:16].
Default: 0xB.
相关PDF资料 |
PDF描述 |
|---|---|
| AD9557BCPZ | IC CLOCK TRANSLATOR 40LFCSP |
| V375C36M150BG | CONVERTER MOD DC/DC 36V 150W |
| AD9547BCPZ | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| D38999/20MF11JN | CONN RCPT 11POS WALL MNT W/SCKT |
| AD9549ABCPZ | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9558BCPZ-REEL7 | 功能描述:IC CLK XLATR PLL 1250MHZ 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9559 | 制造商:AD 制造商全称:Analog Devices 功能描述:Dual PLL, Quad Input, Multiservice Line Card Adaptive Clock Translator |
| AD9559/PCBZ | 功能描述:时钟和定时器开发工具 Multi-protocol line card dual clock RoHS:否 制造商:Texas Instruments 产品:Evaluation Modules 类型:Clock Conditioners 工具用于评估:LMK04100B 频率:122.8 MHz 工作电源电压:3.3 V |
| AD9559BCPZ | 功能描述:时钟发生器及支持产品 Multi-protocol line card dual clock RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| AD9559BCPZ-REEL7 | 功能描述:时钟发生器及支持产品 Multi-protocol line card dual clock RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。