- 您现在的位置：买卖IC网 > PDF目录19382 > ADSP-21161NCCAZ100 (Analog Devices Inc)IC DSP CONTROLLER 32BIT 225MBGA PDF资料下载
参数资料
| 型号： | ADSP-21161NCCAZ100 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 37/60页 |
| 文件大小： | 0K |
| 描述： | IC DSP CONTROLLER 32BIT 225MBGA |
| 产品培训模块： | SHARC Processor Overview |
| 标准包装： | 1 |
| 系列： | SHARC® |
| 类型： | 浮点 |
| 接口： | 主机接口，连接端口，串行端口 |
| 时钟速率： | 100MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 128kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.80V |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 225-BGA，CSPBGA |
| 供应商设备封装： | 225-CSPBGA（17x17） |
| 包装： | 托盘 |
| 其它名称： | ADSP21161NCCAZ100 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页当前第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
Rev. C
|
Page 42 of 60
|
January 2013
SDRAM Interface — Bus Master
Use these specifications for ADSP-21161N bus master accesses
of SDRAM:
SDRAM Interface — Bus Slave
These timing requirements allow a bus slave to sample the bus
master’s SDRAM command and detect when a refresh occurs:
Table 26. SDRAM Interface — Bus Master
Parameter
100 MHz
110 MHz
Unit
Min
Max
Min
Max
Timing Requirements
tSDSDK
Data Setup Before SDCLK
2.0
ns
tHDSDK
Data Hold After SDCLK
2.3
ns
Switching Characteristics
tDSDK1
First SDCLK Rise Delay After CLKIN1, 2
0.75tCCLK + 1.5
0.75tCCLK + 8.0
0.75tCCLK + 1.5
0.75tCCLK + 8.0
ns
tSDK
SDCLK Period
tCCLK
2
t
CCLK
tCCLK
2
t
CCLK
ns
tSDKH
SDCLK Width High
4
3
ns
tSDKL
SDCLK Width Low
4
3
ns
tDCADSDK
Command, Address, Data, Delay After SDCLK
0.25tCCLK +2.5
ns
tHCADSDK
Command, Address, Data, Hold After SDCLK
2.0
ns
tSDTRSDK
Data Three-State After SDCLK4
0.5tCCLK + 2.0
ns
tSDENSDK
Data Enable After SDCLK5
0.75tCCLK
ns
tSDCTR
Command Three-State After CLKIN
0.5tCCLK–1.5
0.5tCCLK + 6.0
0.5tCCLK–1.5
0.5tCCLK + 6.0
ns
tSDCEN
Command Enable After CLKIN
2
5
2
5
ns
tSDSDKTR
SDCLK Three-State After CLKIN
0
3
0
3
ns
tSDSDKEN
SDCLK Enable After CLKIN
1
4
1
4
ns
tSDATR
Address Three-State After CLKIN
0.25 t
CCLK5
0.25t
CCLK
0.25 t
CCLK5
0.25t
CCLK
ns
tSDAEN
Address Enable After CLKIN
0.4
+7.2
0.4
+7.2
ns
1 For the second, third, and fourth rising edges of SDCLK delay from CLKIN, add appropriate number of SDCLK period to the tDSDK1 and tSSDKC1 values, depending upon the SDCKR
value and the core clock to CLKIN ratio.
2 Subtract tCCLK from result if value is greater than or equal to tCCLK.
3 Command = SDCKE, MSx, DQM, RAS, CAS, SDA10, and SDWE.
4 SDRAM Controller adds one SDRAM CLK three-stated cycle delay on a read, followed by a write.
5 Valid when DSP transitions to SDRAM master from SDRAM slave.
Table 27. SDRAM Interface — Bus Slave
Parameter
Min
Max
Unit
Timing Requirements
tSSDKC1
First SDCLK Rise after CLKOUT
SDCK
t
CCLK0.5tCCLK 0.5
SDCKR
t
CCLK0.25tCCLK + 2.0
ns
tSCSDK
Command Setup before SDCLK4
2ns
tHCSDK
Command Hold after SDCLK4
1ns
1 For the second, third, and fourth rising edges of SDCLK delay from CLKOUT, add appropriate number of SDCLK period to the tDSDK1 and tSSDKC1 values, depending upon the
SDCKR value and the Core clock to CLKOUT ratio.
2 SDCKR = 1 for SDCLK equal to core clock frequency and SDCKR = 2 for SDCLK equal to half core clock frequency.
3 Subtract tCCLK from result if value is greater than or equal to tCCLK.
4 Command = SDCKE, RAS, CAS, and SDWE.
相关PDF资料 |
PDF描述 |
|---|---|
| VE-B1V-CV-F1 | CONVERTER MOD DC/DC 5.8V 150W |
| THJD107M010RJN | CAP TANT 100UF 10V 20% 2917 |
| VI-2NZ-CY-F3 | CONVERTER MOD DC/DC 2V 20W |
| 2300973 | CONN 37POS D-SUB W/SCREW |
| 1130-681K-RC | CHOKE RF HI CURR 680UH 10% RAD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21161NKCA-100 | 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-21161NKCA-100Z | 制造商:Analog Devices 功能描述: |
| ADSP-21161NKCAZ100 | 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-21161NYCAZ110 | 功能描述:IC DSP CONTROLLER 32BIT 225BGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-21261 | 制造商:AD 制造商全称:Analog Devices 功能描述:SHARC Embedded Processor |
发布紧急采购，3分钟左右您将得到回复。