参数资料
| 型号： | CS80C286-16 |
| 厂商： | Intersil |
| 文件页数： | 42/60页 |
| 文件大小： | 0K |
| 描述： | IC CPU 16BIT 5V 16MHZ 68-PLCC |
| 标准包装： | 126 |
| 处理器类型： | 80C286 16-位 |
| 速度： | 16MHz |
| 电压： | 5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 68-LCC（J 形引线） |
| 供应商设备封装： | 68-PLCC（24.23x24.23） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页当前第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
47
Waveforms
FIGURE 34. MAJOR CYCLE TIMING
NOTE: The modified timing is due to the CMDLY signal being active.
3
2
12A
1
12B
19
13
19
13
9
8
14
11
10
11
15
14
13
30
29
24
13
12
13
22
23
21
20
19
29
30
13
12
17
19
20
19
12
11
19
16
TI
φ2
φ1
TS
φ2
φ1
TC
φ2
φ1
TS
φ2
φ1
TC
φ1
TC
WRITE CYCLE
BUS
VALID IF TS
READ
(TS OR TS)
ILLUSTRATED WITH ONE
WAIT STATE
READ CYCLE
ILLUSTRATED WITH ZERO
WAIT STATES
CYCLE TYPE
VOH
CLK
VOL
S1
S0
A23 - A0
M/IO, COD,
BHE, LOCK
READY
SRDY + SRDYEN
ARDY + ARDYEN
PLCK
CMDLY
MWTC
MRDC
DT/R
DEN
ALE
INTA
D15 - D0
VALID ADDRESS
VALID CONTROL
VALID WRITE DATA
VALID READ DATA
(SEE NOTE 1)
82
C288
82
C284
80C28
6
80C286
相关PDF资料 |
PDF描述 |
|---|---|
| ACB90DHAR | CONN EDGECARD 180PS R/A .050 DIP |
| MPC857TZQ66B | IC MPU PWRQUICC 66MHZ 357-PBGA |
| ABB95DHAS | CONN EDGECARD 190PS R/A .050 SLD |
| MPC857TVR66B | IC MPU POWERQUICC 66MHZ 357-PBGA |
| MPC8271ZQTIEA | IC MPU POWERQUICC II 516-PBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS80C286-1696 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CS80C286-2 | 制造商:Harris Corporation 功能描述: |
| CS80C286-20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CS80C286-2096 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CS80C286-20S2463 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。