参数资料
| 型号： | CS80C286-16 |
| 厂商： | Intersil |
| 文件页数： | 43/60页 |
| 文件大小： | 0K |
| 描述： | IC CPU 16BIT 5V 16MHZ 68-PLCC |
| 标准包装： | 126 |
| 处理器类型： | 80C286 16-位 |
| 速度： | 16MHz |
| 电压： | 5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 68-LCC（J 形引线） |
| 供应商设备封装： | 68-PLCC（24.23x24.23） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页当前第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
48
FIGURE 35. 80C286 ASYNCHRONOUS INPUT SIGNAL TIMING
NOTES:
45. PCLK indicates which processor cycle phase will occur on the
next CLK, PCLK may not indicate the correct phase until the first
cycle is performed.
46. These inputs are asynchronous. The setup and hold times
shown assure recognition for testing purposes.
FIGURE 36. 80C286 RESET INPUT TIMING AND SUBSEQUENT
PROCESSOR CYCLE PHASE
NOTE:
47. When RESET meets the setup time shown, the next CLK will
start or repeat
φ1 of a processor cycle.
Waveforms (Continued)
19
5
4
5
4
BUS CYCLE TYPE
CLK
VCH
VCL
PCLK
(SEE NOTE 47)
INTR, NMI
HOLD, PEREQ
(SEE NOTE 45)
ERROR, BUSY
(SEE NOTE 46)
TX
φ2
φ1
CLK
VCH
VCL
TX
φ1
φ2
φ1
φ2
7
6
7
6
RESET
CLK
RESET
VCH
VCL
TX
φ1
φ2
(SEE NOTE 47)
80C286
相关PDF资料 |
PDF描述 |
|---|---|
| ACB90DHAR | CONN EDGECARD 180PS R/A .050 DIP |
| MPC857TZQ66B | IC MPU PWRQUICC 66MHZ 357-PBGA |
| ABB95DHAS | CONN EDGECARD 190PS R/A .050 SLD |
| MPC857TVR66B | IC MPU POWERQUICC 66MHZ 357-PBGA |
| MPC8271ZQTIEA | IC MPU POWERQUICC II 516-PBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS80C286-1696 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CS80C286-2 | 制造商:Harris Corporation 功能描述: |
| CS80C286-20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CS80C286-2096 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CS80C286-20S2463 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。