- 您现在的位置：买卖IC网 > PDF目录381697 > DDRSDRAM1111 (SAMSUNG SEMICONDUCTOR CO. LTD.) DDR SDRAM Specification Version 1.0 PDF资料下载
参数资料
| 型号： | DDRSDRAM1111 |
| 厂商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | DDR SDRAM Specification Version 1.0 |
| 中文描述： | DDR SDRAM的规范版本1.0 |
| 文件页数： | 44/53页 |
| 文件大小： | 669K |
| 代理商： | DDRSDRAM1111 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页当前第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页
- 44 -
REV. 1.0 November. 2. 2000
128Mb DDR SDRAM
8.2 AC Timming Parameters & Specifications
Parameter
Symbol
K4H281638B
-TCA2 (DDR266A)
Min
65
75
45
20
20
15
2
1
1
7.5
K4H281638B
-TCB0 (DDR266B)
Min
65
75
45
20
20
15
2
1
1
10
7.5
K4H281638B
-TCA0 (DDR200)
Min
70
80
48
20
20
15
2
1
1
10
Unit Note
Max
Max
Max
Row cycle time
Refresh row cycle time
Row active time
RAS to CAS delay
Row precharge time
Row active to Row active delay
Write recovery time
Last data in to Read command
Col. address to Col. address delay
Clock cycle time
tRC
tRFC
tRAS
tRCD
tRP
tRRD
tWR
tCDLR
tCCD
tCK
ns
ns
ns
ns
ns
ns
tCK
tCK
tCK
ns
ns
120K
120K
120K
CL=2.0
CL=2.5
15
15
15
15
15
15
Clock high level width
tCH
0.45
0.55
0.45
0.55
0.45
0.55
tCK
Clock low level width
DQS-out access time from CK/CK
Output data access time from CK/CK
Data strobe edge to ouput data edge
Read Preamble
Read Postamble
Data out high impedence time from CK/CK
CK to valid DQS-in
DQS-in setup time
DQS-in hold time
DQS-in high level width
tCL
tDQSCK
tAC
tDQSQ
tRPRE
tRPST
tHZQ
tDQSS
tWPRES
tWPREH
tDQSH
0.45
-0.75
-0.75
-
0.9
0.4
-0.75
0.75
0
0.25
0.4
0.55
+0.75
+0.75
+0.5
1.1
0.6
+0.75
1.25
0.45
-0.75
-0.75
-
0.9
0.4
-0.75
0.75
0
0.25
0.4
0.55
+0.75
+0.75
+0.5
1.1
0.6
+0.75
1.25
0.45
-0.8
-0.8
-
0.9
0.4
-0.8
0.75
0
0.25
0.4
0.55
+0.8
+0.8
+0.6
1.1
0.6
+0.8
1.25
tCK
ns
ns
ns
tCK
tCK
ns
tCK
ns
tCK
2
3
0.6
0.6
0.6
tCK
DQS-in low level width
DQS-in cycle time
Address and Control Input setup time
Address and Control Input hold time
Mode register set cycle time
DQ & DM setup time to DQS
DQ & DM hold time to DQS
tDQSL
tDSC
tIS
tIH
tMRD
tDS
tDH
0.4
0.9
0.9
0.9
15
0.5
0.6
1.1
0.4
0.9
0.9
0.9
15
0.5
0.6
1.1
0.4
0.9
1.1
1.1
16
0.6
0.6
1.1
tCK
tCK
ns
ns
ns
ns
ns
0.5
0.5
0.6
DQ & DM input pulse width
Power down exit time
Exit self refresh to write command
tDIPW
tPDEX
tXSW
1.75
10
95
1.75
10
2
ns
ns
ns
10
116
相关PDF资料 |
PDF描述 |
|---|---|
| DDRSDRAM | DDR SDRAM Specification Version 0.61 |
| DDTA113TCA-7-F | PNP PRE-BIASED SMALL SIGNAL SOT-23 SURFACE MOUNT TRANSISTOR |
| DDTA114TCA-7-F | PNP PRE-BIASED SMALL SIGNAL SOT-23 SURFACE MOUNT TRANSISTOR |
| DDTA115TCA-7-F | PNP PRE-BIASED SMALL SIGNAL SOT-23 SURFACE MOUNT TRANSISTOR |
| DDTA123TCA-7-F | PNP PRE-BIASED SMALL SIGNAL SOT-23 SURFACE MOUNT TRANSISTOR |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DDR-SJE-Q2 | 制造商:DOMINANT 制造商全称:DOMINANT Semiconductors 功能描述:LED Colored Resin |
| DDR-SJE-Q2R-1 | 制造商:DOMINANT 制造商全称:DOMINANT Semiconductors 功能描述:LED Colored Resin |
| DDR-SJE-R1 | 制造商:DOMINANT 制造商全称:DOMINANT Semiconductors 功能描述:LED Colored Resin |
| DDR-SJE-R2 | 制造商:DOMINANT 制造商全称:DOMINANT Semiconductors 功能描述:LED Colored Resin |
| DDR-SJS-R1 | 制造商:DOMINANT 制造商全称:DOMINANT Semiconductors 功能描述:LED AlInGaP |
发布紧急采购，3分钟左右您将得到回复。