- 您现在的位置：买卖IC网 > PDF目录19362 > DSP56311VF150R2 (Freescale Semiconductor)IC DSP 24BIT 150MHZ 196-BGA PDF资料下载
参数资料
| 型号： | DSP56311VF150R2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 26/96页 |
| 文件大小： | 0K |
| 描述： | IC DSP 24BIT 150MHZ 196-BGA |
| 标准包装： | 750 |
| 系列： | DSP56K/Symphony |
| 类型： | 定点 |
| 接口： | 主机接口，SSI，SCI |
| 时钟速率： | 150MHz |
| 非易失内存： | ROM（576 B） |
| 芯片上RAM： | 384kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.80V |
| 工作温度： | -40°C ~ 100°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 196-LBGA |
| 供应商设备封装： | 196-MAPBGA（15x15） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页
DSP56311 Technical Data, Rev. 8
2-12
Freescale Semiconductor
Specifications
111
WR deassertion to data high impedance
—
1.25
× TC
[2
≤WS ≤7]
2.25
× T
C
[WS
≥ 8]
—
8.3
15.0
ns
112
Previous RD deassertion to data active (write)
—
2.25
× T
C 4.0
[2
≤WS ≤7]
3.25
× TC 4.0
[WS
≥ 8]
11.0
17.7
—
ns
113
RD deassertion time
—
1.75
× TC 4.0
[2
≤WS ≤7]
2.75
× TC 4.0
[WS
≥ 8]
7.6
14.3
—
ns
114
WR deassertion time4
—1.5
× TC 4.0
[2
≤WS ≤7]
2.5
× T
C 4.0
[WS
≥ 8]
6.0
12.7
—
ns
115
Address valid to RD assertion
—
0.5
× T
C 2.8
0.5
—
ns
116
RD assertion pulse width
—
(WS + 0.25)
× TC 4.0
11.0
—
ns
117
RD deassertion to address not valid
—
1.25
× TC 4.0
[2
≤WS ≤7]
2.25
× T
C 4.0
[WS
≥ 8]
4.3
11.0
—
ns
118
TA set-up before RD or WR deassertion5
—0.25
× T
C + 1.5
3.2
—
ns
119
TA hold after RD or WR deassertion
—
0
—
ns
Notes:
1.
WS is the number of wait states specified in the BCR. The value is given for the minimum for a given category. (For example,
for a category of [2
≤WS ≤7] timing is specified for 2 wait states.) Two wait states is the minimum otherwise.
2.
Timings 100 and107 are guaranteed by design, not tested.
3.
All timings for 150 MHz are measured from 0.5
× VCCQH to 0.5 × VCCQH.
4.
The WS number applies to the access in which the deassertion of WR occurs and assumes the next access uses a minimal
number of wait states.
5.
Timing 118 is relative to the deassertion edge of RD or WR even if TA remains asserted.
Table 2-8.
SRAM Timing (Continued)
No.
Characteristics
Symbol
Expression1
150 MHz
Unit
Min
Max
相关PDF资料 |
PDF描述 |
|---|---|
| UBA2016AP/1,112 | IC LAMP DVR FLUORES 600V 20-DIP |
| T525D477M2R5ATE025 | CAP TANT 470UF 2.5V 20% 2917 |
| RBM12DCWS | CONN EDGECARD 24POS DIP .156 SLD |
| AGL125V2-FGG144 | IC FPGA IGLOO 1.2-1.5V 144FPBGA |
| T525D337M003ATE025 | CAP TANT 330UF 3V 20% 2917 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DSP56311VF160 | 功能描述:数字信号处理器和控制器 - DSP, DSC SSP26111VF160A RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSP56311VL150 | 功能描述:数字信号处理器和控制器 - DSP, DSC 24 BIT DSP PBFREE RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSP56311VL150B1 | 功能描述:数字信号处理器和控制器 - DSP, DSC 24 BIT DSP PBFREE RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSP56311VL150R2 | 功能描述:数字信号处理器和控制器 - DSP, DSC 24 BIT DSP PBFREE RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSP56311VL160 | 功能描述:数字信号处理器和控制器 - DSP, DSC 24 BIT DSP PBFREE RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。