- 您现在的位置：买卖IC网 > PDF目录175497 > HY5TQ1G831ZNFP-S5 (HYNIX SEMICONDUCTOR INC) 128M X 8 DDR DRAM, 0.4 ns, PBGA82 PDF资料下载
参数资料
| 型号： | HY5TQ1G831ZNFP-S5 |
| 厂商： | HYNIX SEMICONDUCTOR INC |
| 元件分类： | DRAM |
| 英文描述： | 128M X 8 DDR DRAM, 0.4 ns, PBGA82 |
| 封装： | FBGA-82 |
| 文件页数： | 47/75页 |
| 文件大小： | 774K |
| 代理商： | HY5TQ1G831ZNFP-S5 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页当前第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页
Rev. 0.5 /Sep 2007
51
HY5TQ1G431ZNFP
HY5TQ1G831ZNFP
HY5TQ1G631ZNFP
Clock Period Jitter
during DLL locking
period
tJIT
(per, lck)
- 90
90
- 80
80
- 70
70
-60
60
ps
Cycle to Cycle Period
Jitter
tJIT(cc)
200
180
160
140
ps
Cycle to Cycle Period
Jitter during DLL
locking period
tJIT
(cc, lck)
180
160
140
120
ps
Duty Cycle jitter
tJIT
(duty)
--
-
ps
Cumulative error
across 2 cycles
tERR
(2per)
-147
147
-132
132
-118
118
-103
103
ps
Cumulative error
across 3 cycles
tERR
(3per)
-175
175
-157
157
-140
140
-122
122
ps
Cumulative error
across 4 cycles
tERR
(4per)
-194
194
-175
175
-155
155
-136
136
ps
Cumulative error
across 5 cycles
tERR
(5per)
-209
209
-188
188
-168
168
-147
147
ps
Cumulative error
across 6 cycles
tERR
(6per)
-222
222
-200
200
-177
177
-155
155
ps
Cumulative error
across 7 cycles
tERR
(7per)
-232
232
-209
209
-186
186
-163
163
ps
Cumulative error
across 8 cycles
tERR
(8per)
-241
241
-217
217
-193
193
-169
169
ps
Cumulative error
across 9 cycles
tERR
(9per)
-249
249
-224
224
-200
200
-175
175
ps
Cumulative error
across 10 cycles
tERR
(10per)
-257
257
-231
231
-205
205
-180
180
ps
Cumulative error
across 11 cycles
tERR
(11per)
-263
263
-237
237
-210
210
-184
184
ps
Cumulative error
across 12 cycles
tERR
(12per)
-269
269
-242
242
-215
215
-188
188
ps
Cumulative error
across n = 13, 14,
.....49, 50 cycles
tERR
(nper)
tERR(nper)min = ( 1 + 0.68ln(n)) * JIT(per)min
tERR(nper)max = ( 1 + 0.68ln(n)) * JIT(per)max
ps
24
Data Timing
DQS, DQS# to DQ
skew, per group, per
access
tDQSQ
-
200
-
150
-
125
-
100
ps
13
DQ output hold time
from DQS, DQS#
tQH
0.38
-
0.38
-
0.38
-
0.38
-
tCK
(avg)
13, b
DQ low-impedance
time from CK, CK#
tLZ(DQ)
- 800
400
- 600
300
- 500
250
- 450
225
ps
13, 14,
a
DQ high impedance
time from CK, CK#
tHZ(DQ)
-
400
-
300
-
250
-
225
ps
13, 14,
a
Timing Parameters by Speed Bin (Continued)
Note: The following general notes from page 57 apply to Table : a
DDR3-800
DDR3-1066
DDR3-1333
DDR3-1600
Parameter
Symbol
Min
Max
Min
Max
Min
Max
Min
Max
Units Notes
相关PDF资料 |
PDF描述 |
|---|---|
| HY5V26FLFP-6I | 8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA54 |
| HY62EF16200ASLM-10 | 128K X 16 STANDARD SRAM, 100 ns, PBGA48 |
| HY62KF08802B-SD55I | 1M X 8 STANDARD SRAM, 55 ns, PDSO44 |
| HY62QF16400LLM-120I | 256K X 16 STANDARD SRAM, 120 ns, PBGA48 |
| HY62U16100LT2-15I | 64K X 16 STANDARD SRAM, 150 ns, PDSO44 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| HY5V16CF | 制造商:未知厂家 制造商全称:未知厂家 功能描述:1Mx16|3.3V|4K|H|SDR SDRAM - 16M |
| HY5V16CF-H | 制造商:未知厂家 制造商全称:未知厂家 功能描述:x16 SDRAM |
| HY5V16CF-S | 制造商:未知厂家 制造商全称:未知厂家 功能描述:x16 SDRAM |
| HY5V22(L)F(P)-5 | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:4 Banks x 1M x 32Bit Synchronous DRAM |
| HY5V22(L)F(P)-55 | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:4 Banks x 1M x 32Bit Synchronous DRAM |
发布紧急采购，3分钟左右您将得到回复。