- 您现在的位置：买卖IC网 > PDF目录175497 > HY5TQ1G831ZNFP-S5 (HYNIX SEMICONDUCTOR INC) 128M X 8 DDR DRAM, 0.4 ns, PBGA82 PDF资料下载
参数资料
| 型号： | HY5TQ1G831ZNFP-S5 |
| 厂商： | HYNIX SEMICONDUCTOR INC |
| 元件分类： | DRAM |
| 英文描述： | 128M X 8 DDR DRAM, 0.4 ns, PBGA82 |
| 封装： | FBGA-82 |
| 文件页数： | 71/75页 |
| 文件大小： | 774K |
| 代理商： | HY5TQ1G831ZNFP-S5 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页当前第71页第72页第73页第74页第75页
Rev. 0.3 / May 2007
73
Figure 8 — Illustration of tangent line for hold time tDH (for DQ with respect to strobe) and tIH (for ADD/
CMD with respect to clock)
VSS
Hold Slew Rate
ΔTF
ΔTR
tangent line [ VIH(dc)min - VREF(dc) ]
ΔTF
=
VDDQ
VIH(ac) min
VIH(dc) min
VREF(dc)
VIL(dc) max
VIL(ac) max
tangent
dc to VREF
region
dc to VREF
region
line
nominal
line
nominal
line
Falling Signal
Hold Slew Rate
tangent line [ VREF(dc) - VIL(dc)max ]
ΔTR
=
Rising Signal
tDH
tDS
DQS
tDH
tDS
CK
tIS
tIH
tIS
tIH
Note: Clock and Strobe are drawn
on a different time scale.
相关PDF资料 |
PDF描述 |
|---|---|
| HY5V26FLFP-6I | 8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA54 |
| HY62EF16200ASLM-10 | 128K X 16 STANDARD SRAM, 100 ns, PBGA48 |
| HY62KF08802B-SD55I | 1M X 8 STANDARD SRAM, 55 ns, PDSO44 |
| HY62QF16400LLM-120I | 256K X 16 STANDARD SRAM, 120 ns, PBGA48 |
| HY62U16100LT2-15I | 64K X 16 STANDARD SRAM, 150 ns, PDSO44 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| HY5V16CF | 制造商:未知厂家 制造商全称:未知厂家 功能描述:1Mx16|3.3V|4K|H|SDR SDRAM - 16M |
| HY5V16CF-H | 制造商:未知厂家 制造商全称:未知厂家 功能描述:x16 SDRAM |
| HY5V16CF-S | 制造商:未知厂家 制造商全称:未知厂家 功能描述:x16 SDRAM |
| HY5V22(L)F(P)-5 | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:4 Banks x 1M x 32Bit Synchronous DRAM |
| HY5V22(L)F(P)-55 | 制造商:HYNIX 制造商全称:Hynix Semiconductor 功能描述:4 Banks x 1M x 32Bit Synchronous DRAM |
发布紧急采购，3分钟左右您将得到回复。