- 您现在的位置：买卖IC网 > PDF目录224000 > HYS72T128000EU-2.5-C2 (QIMONDA AG) 128M X 72 DDR DRAM MODULE, 0.4 ns, DMA240 PDF资料下载
参数资料
| 型号： | HYS72T128000EU-2.5-C2 |
| 厂商： | QIMONDA AG |
| 元件分类： | DRAM |
| 英文描述： | 128M X 72 DDR DRAM MODULE, 0.4 ns, DMA240 |
| 封装： | GREEN, UDIMM-240 |
| 文件页数： | 2/59页 |
| 文件大小： | 3071K |
| 代理商： | HYS72T128000EU-2.5-C2 |
第1页当前第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页
HYS[64/72]T[128/256]0x0EU–[19F/1.9/25F/2.5/3S]–C2
Unbuffered DDR2 SDRAM Modules
Internet Data Sheet
Rev. 1.00, 2008-06
10
12032007-I9KE-FFWO
167
CB6
I/O
SSTL
Check Bit 6
Note: ECC type module only
NC
—
Not Connected
Note: Non-ECC type module only
168
CB7
I/O
SSTL
Check Bit 7
Note: ECC type module only
NC
—
Not Connected
Note: Non-ECC module only
Data Strobe Bus
7
DQS0
I/O
SSTL
Data Strobe Bus 8:0
The data strobes, associated with one data byte, sourced with data transfers.
In Write mode, the data strobe is sourced by the controller and is centered in
the data window. In Read mode the data strobe is sourced by the DDR2
SDRAM and is sent at the leading edge of the data window. DQS signals are
complements, and timing is relative to the crosspoint of respective DQS and
DQS. If the module is to be operated in single ended strobe mode, all DQS
signals must be tied on the system board to
V
SS and DDR2 SDRAM mode
registers programmed appropriately.
16
DQS1
I/O
SSTL
28
DQS2
I/O
SSTL
37
DQS3
I/O
SSTL
84
DQS4
I/O
SSTL
93
DQS5
I/O
SSTL
105
DQS6
I/O
SSTL
114
DQS7
I/O
SSTL
46
DQS8
I/O
SSTL
6
DQS0
I/O
SSTL
Complement Data Strobe Bus 8:0
15
DQS1
I/O
SSTL
27
DQS2
I/O
SSTL
36
DQS3
I/O
SSTL
83
DQS4
I/O
SSTL
92
DQS5
I/O
SSTL
104
DQS6
I/O
SSTL
113
DQS7
I/O
SSTL
45
DQS8
I/O
SSTL
Data Mask Signals
125
DM0
I
SSTL
Data Mask Bus 8:0
The data write masks, associated with one data byte. In Write mode, DM
operates as a byte mask by allowing input data to be written if it is LOW but
blocks the write operation if it is HIGH. In Read mode, DM lines have no effect.
134
DM1
I
SSTL
146
DM2
I
SSTL
155
DM3
I
SSTL
202
DM4
I
SSTL
211
DM5
I
SSTL
223
DM6
I
SSTL
232
DM7
I
SSTL
164
DM8
I
SSTL
EEPROM
120
SCL
I
CMOS
Serial Bus Clock
This signal is used to clock data into and out of the SPD EEPROM.
Ball No.
Name
Pin
Type
Buffer
Type
Function
相关PDF资料 |
PDF描述 |
|---|---|
| HYS72T64000EP-3.7-B2 | 64M X 72 DDR DRAM MODULE, DMA240 |
| HZ20-1 | 19.25 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, DO-35 |
| HZ6B1L | 5.65 V, 0.4 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, DO-35 |
| HZ9.1CP | 9.65 V, 1 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, DO-41 |
| HZB6.8MWA | 6.8 V, 0.2 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE |
相关代理商/技术参数 |
参数描述 |
|---|---|
| HYS72T128000GR | 制造商:INFINEON 制造商全称:Infineon Technologies AG 功能描述:DDR2 Registered Memory Modules |
| HYS72T128000GR-37-A | 制造商:INFINEON 制造商全称:Infineon Technologies AG 功能描述:DDR2 Registered Memory Modules |
| HYS72T128000GR-5-A | 制造商:INFINEON 制造商全称:Infineon Technologies AG 功能描述:DDR2 Registered Memory Modules |
| HYS72T128000HP | 制造商:QIMONDA 制造商全称:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T128000HP-2.5-B | 制造商:QIMONDA 制造商全称:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
发布紧急采购，3分钟左右您将得到回复。