- 您现在的位置：买卖IC网 > PDF目录239729 > IBM25PPC750GXEBB2532T 32-BIT, 800 MHz, RISC PROCESSOR, CBGA292 PDF资料下载
参数资料
| 型号： | IBM25PPC750GXEBB2532T |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 800 MHz, RISC PROCESSOR, CBGA292 |
| 封装： | 21 X 21 MM, 1 MM PITCH, CERAMIC, BGA-292 |
| 文件页数： | 36/74页 |
| 文件大小： | 1054K |
| 代理商： | IBM25PPC750GXEBB2532T |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页当前第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页
Datasheet
IBM PowerPC 750GX RISC Microprocessor
DD1.X
750GX_ds_body.fm SA14-2765-02
September 2, 2005
Dimensions and Signal Assignments
Page 41 of 73
INT
1
Low
Input
L1_TSTCLK
1
High
Input
I/O voltage mode select for 60x bus.
See Section 5.9.3 on page 70 for setup conditions.
L2_TSTCLK
1
High
Input
These are test signals for factory use only and must
be pulled up to OVDD for normal machine operation.
LSSD_MODE
1
Low
Input
These are test signals for factory use only and must
be pulled up to OVDD for normal machine operation.
MCP
1
Low
Input
OVDD
32
—
Supply for receivers/drivers
PLL_CFG[0:4]
5
High
Input
PLL_RNG[0:1]
2
High
Input
QACK
1
Low
Input
QREQ
1
Low
Output
RSRV
1
Low
Output
SMI
1
Low
Input
SRESET
1
Low
Input
SYSCLK
1
High
Input
TA
1
Low
Input
TBEN
1
High
Input
TBST
1
Low
Input/Output
TCK
1
High
Input
TDI
1
High
Input
TDO
1
High
Output
TEA
1
Low
Input
TLBISYNC
1
Low
Input
Optional: 64/32-Bit Data Bus mode select.
This function will be set when HRESET transitions
(low to high).
TLBISYNC: high = 64-bit mode, low = 32-bit mode.
TMS
1
High
Input
TRST
1
Low
Input
TS
1
Low
Input/Output
TSIZ[0:2]
3
High
Output
TT[0:4]
5
High
Input/Output
VDD
32
Supply for core
Table 4-3. Signal Listing for the CBGA Package (Continued)
Signal Name
Pin Count
Active
Input/Output
Notes
Notes:
1. QACK in a logical high state at the transition of HRESET from asserted to negated enables standard pre-charge mode in the
750GX.
QACK in a logical low state at the transition of HRESET from asserted to negated enables extended pre-charge mode in the
750GX.
2. QACK, in a logical low state at the transition of QREQ from asserted to negated, enables the 750GX processor to enter the soft
stop (Nap) state for proper JTAG emulator operation.
相关PDF资料 |
PDF描述 |
|---|---|
| ICS843023AGT | 320 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| IRFR9121 | 5.9 A, 80 V, 0.6 ohm, P-CHANNEL, Si, POWER, MOSFET, TO-252AA |
| IM1P-67202AV-25 | 1K X 9 OTHER FIFO, 25 ns, CDIP28 |
| IM3P-67202AL-45 | 1K X 9 OTHER FIFO, 45 ns, PDIP28 |
| IMDP-67202AL-25 | 1K X 9 OTHER FIFO, 25 ns, CDFP28 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IBM25PPC750GXEBB2562T | 制造商:IBM 功能描述: |
| IBM25PPC750GXEBB2563T | 制造商:IBM 功能描述: |
| IBM25PPC750GXECB2563T | 制造商:IBM 功能描述: |
| IBM25PPC750GXECB2H33T | 制造商:IBM 功能描述: |
| IBM25PPC750GXECB5H42V | 制造商:IBM 功能描述:POLARIS 1.2 ? 21CBGA GRE2 ? HALFMODE 933MH - Trays |
发布紧急采购，3分钟左右您将得到回复。