参数资料
| 型号： | IP-PCIE/8 |
| 厂商： | Altera |
| 文件页数： | 232/256页 |
| 文件大小： | 0K |
| 描述： | IP PCI EXPRESS, X8 |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | PCI Express 编译器，8 倍链路宽度 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页当前第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页
Test-Out Interface Signals for x1 and x4 MegaCore Functions
Test-Out
Interface
Table C–1 describes the test-out signals for the x1 and x4 MegaCore
functions.
Signals for
x1 and x4
MegaCore
Functions
Table C–1. test_out Signals for the x1 and x4 MegaCore Functions (Part 1 of 17)
Signal
rx_fval_tlp
rx_hval_tlp
Subblock
TRN rxtl
2:0
Bit
Description
Receive transaction layer packet reception state. These signals
report the transaction layer packet reception sequencing.
rx_dval_tlp
●
●
●
bit 0: DW0 and DW1 of the header are valid
bit 1: DW2 and DW3 of the header are valid
bit 2: The data payload is valid
rx_check_tlp
rx_discard_tlp
TRN rxtl
10:3
Receive transaction layer packet check state. These signals
report the transaction layer packet reception sequencing:
rx_mlf_tlp
tlp_err
rxfc_ovf
rx_ecrcerr_tlp
rx_uns_tlp
rx_sup_tlp
●
●
●
●
●
●
●
●
bit 0: Check LCRC
bit 1: Indicates an LCRC error or sequence number error
bit 2: Indicates a malformed transaction layer packet due to
a mismatch END/length field
bit 3: Indicates a malformed transaction layer packet that
doesn’t conform with formation rules
bit 4: Indicates violation of flow control rules
bit 5: Indicates a ECRC error (flow control credits are
updated)
bit 6: Indicates reception of an unsupported transaction
layer packet (flow control credits are updated)
bit 7: Indicates a transaction layer packet routed to the
Configuration space (flow control credits are updated)
If bits 1, 2, 3, or 4 are set, the transaction layer packet is
removed from the receive buffer and no flow control credits are
consumed. If bit 5, 6 or 7 is set, the transaction layer packet is
routed to the configuration space after being written to the
receive buffer and flow control credits are updated.
rx_vc_tlp
TRN rxtl
13:11
Receive transaction layer packet virtual channel mapping. This
signal reports the virtual channel resource on which the
transaction layer packet is mapped (according to its traffic
class).
C–2 PCI Express Compiler Version 6.1
PCI Express Compiler User Guide
Altera Corporation
December 2006
相关PDF资料 |
PDF描述 |
|---|---|
| IP-POSPHY4 | IP POS-PHY L4 |
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPPOEINJ1295 | 制造商:Speco Technologies 功能描述:PoE Injector - 12.95W |
| IPPOEINJ25 | 制造商:Speco 功能描述:POE INJECTOR - 25W UP TO 325FT |
| IPPOERPT | 制造商:Speco 功能描述:POE-LAN REPEATER POWER AND DATA UP TO 1000FT |
| IPPOESPL1295 | 制造商:Speco 功能描述:POE SPLITTER - 12.95WUP TO 325FT |
| IPPOESPL25 | 制造商:Speco 功能描述:POE SPLITTER - 25W UP TO 325FT |
发布紧急采购，3分钟左右您将得到回复。