参数资料
| 型号： | IP-PCIE/8 |
| 厂商： | Altera |
| 文件页数： | 53/256页 |
| 文件大小： | 0K |
| 描述： | IP PCI EXPRESS, X8 |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | PCI Express 编译器，8 倍链路宽度 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页
Specifications
Table 3–1 , “FC Update Loop Delay Components For Stratix II GX,” shows
the delay components for the FC Update in which the PCI Express
MegaCore functions are used with a Stratix II GX device. These delay
components are the delays independent of the packet length. The total
delays in the loop are increased by the packet length.
Table 3–1. FC Update Loop Delay Components For Stratix II GX
Delay
x8 Function
x4 Function
x1 Function
From decrement of Transmit Credit Consumed 60
Min
Max
68
Min
104
Max
120
Min
272
Max
288
counter to PCI Express Link (ns).
From PCI Express Link until packet is available 124
168
200
248
488
536
at Application Layer interface (ns).
From Application Layer draining packet to
60
68
120
136
216
232
generation and transmission of FC Update
DLLP on PCI Express Link (assuming no
arbitration delay) (ns).
From receipt of FC Update DLLP on the PCI
116
160
184
232
424
472
Express Link to updating of transmitter's Credit
Limit register (ns).
Based on the above FC Update Loop delays and additional arbitration
and packet length delays, Table 3–2 shows the number of flow control
credits that need to be advertised to cover the delay. The Rx Buffer needs
to be sized to support this number of credits to maintain full bandwidth.
Table 3–2. Data Credits Required By Packet Size
Max Packet Size
x8 Function
x4 Function
x1 Function
Min
Max
Min
Max
Min
Max
128
256
512
1024
2048
64
80
128
192
384
96
112
160
256
384
56
80
128
192
384
80
96
128
192
384
40
64
96
192
384
48
64
96
192
384
The above credits assume that there are devices with PCI Express
MegaCore function and Stratix II GX delays at both ends of the PCI
Express Link. Some devices at the other end of the link could have smaller
or larger delays, which would affect the minimum number of credits
Altera Corporation
December 2006
PCI Express Compiler Version 6.1
3–15
PCI Express Compiler User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-POSPHY4 | IP POS-PHY L4 |
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPPOEINJ1295 | 制造商:Speco Technologies 功能描述:PoE Injector - 12.95W |
| IPPOEINJ25 | 制造商:Speco 功能描述:POE INJECTOR - 25W UP TO 325FT |
| IPPOERPT | 制造商:Speco 功能描述:POE-LAN REPEATER POWER AND DATA UP TO 1000FT |
| IPPOESPL1295 | 制造商:Speco 功能描述:POE SPLITTER - 12.95WUP TO 325FT |
| IPPOESPL25 | 制造商:Speco 功能描述:POE SPLITTER - 25W UP TO 325FT |
发布紧急采购，3分钟左右您将得到回复。