- 您现在的位置：买卖IC网 > PDF目录177663 > LC5768VG-10F484I (LATTICE SEMICONDUCTOR CORP) PDF资料下载
参数资料
| 型号： | LC5768VG-10F484I |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 中文描述： | EE PLD, 10 ns, PBGA484 |
| 封装： | FBGA-484 |
| 文件页数： | 14/48页 |
| 文件大小： | 237K |
| 代理商： | LC5768VG-10F484I |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页当前第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
Lattice Semiconductor
ispMACH 5000VG Family Data Sheet
21
tCES
Clock Enable Setup Time
2.60
—
3.90
—
5.05
—
5.95
—
ns
tCEH
Clock Enable Hold Time
0.60
—
0.90
—
1.20
—
1.45
—
ns
tSL
Latch Setup Time
2.80
—
4.20
—
5.50
—
6.60
—
ns
tSL_PT
Latch Setup Time with PT Clock
2.80
—
4.20
—
5.50
—
6.60
—
ns
tHL
Latch Hold Time
0.00
—
0.00
—
0.00
—
0.00
—
ns
tGOi
Latch Gate to Output/Feedback MUX Time
—
1.75
—
2.50
—
3.50
—
4.50
ns
tPDLi
Propagation Delay through Transparent Latch to
Output/Feedback MUX
—
2.40
—
3.50
—
4.00
—
4.50
ns
tSRi
Asynchronous Reset or Set to Output/Feedback
MUX Delay
—
0.75
—
1.00
—
1.25
—
1.50
ns
tSRR
Asynchronous Reset or Set Recovery Delay
—
1.00
—
1.50
—
2.00
—
2.50
ns
Control Delays
tBCLK
GLB PT Clock Delay
—
3.10
—
4.65
—
6.00
—
7.00
ns
tPTCLK
Macrocell PT Clock Delay
—
3.00
—
4.50
—
6.00
—
7.00
ns
tBSR
Block PT Set/Reset Delay
—
2.00
—
3.00
—
4.00
—
4.80
ns
tPTSR
Macrocell PT Set/Reset Delay
—
2.00
—
3.00
—
4.00
—
4.80
ns
tSPTOE
Segment PT OE Delay
—
2.40
—
3.60
—
7.75
—
9.10
ns
tPTOE
Macrocell PT OE Delay
—
1.40
—
2.10
—
1.75
—
2.10
ns
Notes:
Timing v.1.10
1. Internal Timing Parameters are not tested and are for reference only. Refer to Timing Model in this data sheet for further details.
2. tPLL_DELAY is the unit increment by which the clock signal can be incremented. The PLL can adjust the clock signal by up to 3.5ns in either
direction in units of 0.5ns for each step.
ispMACH 51024VG Internal Timing Parameters (Continued)
Over Recommended Operating Conditions
Parameter
Description
-5
-75
-10
-12
Units
Min
Max
Min
Max
Min
Max
Min
Max
相关PDF资料 |
PDF描述 |
|---|---|
| LC51024VG-10F484C | |
| LC5768VG-12F484I | |
| LC5768VG-12F256I | |
| LC5512B-75F256C | |
| LC5256B-75T128I | |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC5768VG-12F256I | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC5768VG-12F484I | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC5768VG-5F256C | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC5768VG-5F484C | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC5768VG-5FN484C | 制造商:Lattice Semiconductor Corporation 功能描述:CPLD ispMACH 5000VG Family 768 Macro Cells 178.6MHz 3.3V 484-Pin FBGA |
发布紧急采购，3分钟左右您将得到回复。