参数资料
型号: M68TC11E20B56
厂商: 飞思卡尔半导体(中国)有限公司
英文描述: HC11 Microcontrollers
中文描述: HC11微控制器
文件页数: 83/242页
文件大小: 1525K
代理商: M68TC11E20B56
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页当前第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页
Effects of Reset
M68HC11E Family Data Sheet, Rev. 5.1
Freescale Semiconductor
83
5.2.6 Configuration Control Register
EE[3:0] — EEPROM Mapping Bits
EE[3:0] apply only to MC68HC811E2. Refer to
Chapter 2 Operating Modes and On-Chip Memory
.
NOSEC — Security Mode Disable Bit
Refer to
Chapter 2 Operating Modes and On-Chip Memory
.
NOCOP — COP System Disable Bit
0 = COP enabled (forces reset on timeout)
1 = COP disabled (does not force reset on timeout)
ROMON — ROM (EPROM) Enable Bit
Refer to
Chapter 2 Operating Modes and On-Chip Memory
.
EEON — EEPROM Enable Bit
Refer to
Chapter 2 Operating Modes and On-Chip Memory
.
5.3 Effects of Reset
When a reset condition is recognized, the internal registers and control bits are forced to an initial state.
Depending on the cause of the reset and the operating mode, the reset vector can be fetched from any
of six possible locations. Refer to
Table 5-2
.
These initial states then control on-chip peripheral systems to force them to known startup states, as
described in the following subsections.
5.3.1 Central Processor Unit (CPU)
After reset, the central processor unit (CPU) fetches the restart vector from the appropriate address during
the first three cycles and begins executing instructions. The stack pointer and other CPU registers are
indeterminate immediately after reset; however, the X and I interrupt mask bits in the condition code
register (CCR) are set to mask any interrupt requests. Also, the S bit in the CCR is set to inhibit stop mode.
Address:
$103F
Bit 7
6
5
4
3
2
1
Bit 0
Read:
EE3
EE2
EE1
EE0
NOSEC
NOCOP
ROMON
EEON
Write:
Reset:
0
0
0
0
1
1
1
1
Figure 5-3. Configuration Control Register (CONFIG)
Table 5-2. Reset Cause, Reset Vector, and Operating Mode
Cause of Reset
Normal Mode
Vector
Special Test
or Bootstrap
POR or RESET pin
$FFFE, FFFF
$BFFE, $BFFF
Clock monitor failure
$FFFC, FFFD
$BFFC, $BFFD
COP Watchdog Timeout
$FFFA, FFFB
$BFFA, $BFFB
相关PDF资料
PDF描述
M68Z128W-70N1T 3V, 1 Mbit 128Kb x8 Low Power SRAM with Output Enable
M68Z128WN 3V, 1 Mbit 128Kb x8 Low Power SRAM with Output Enable
M68Z128W 3V, 1 Mbit 128Kb x8 Low Power SRAM with Output Enable
M69AW024BL60ZB8T 16 Mbit (1M x16) 3V Asynchronous PSRAM
M69AW024BL70ZB8T 16 Mbit (1M x16) 3V Asynchronous PSRAM
相关代理商/技术参数
参数描述
M68TC11E20FN52 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:HC11 Microcontrollers
M68TC11E20FU64 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:HC11 Microcontrollers
M68TC11E20PB52 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:HC11 Microcontrollers
M68TE08LJLKFB52E 功能描述:插座和适配器 TARGET HEAD ADAPTER RoHS:否 制造商:Silicon Labs 产品:Adapter 用于:EM35x
M68TE08LJLKFQ80E 功能描述:插座和适配器 TARGET HEAD ADAPTER RoHS:否 制造商:Silicon Labs 产品:Adapter 用于:EM35x